基于FPGA的雷達(dá)A式顯示電路設(shè)計
所屬分類：技術(shù)論文
上傳者：aetmagazine
文檔大?。?span>823 K
標(biāo)簽： 現(xiàn)場可編程邏輯芯片 IP核 雷達(dá)視頻
所需積分：0分積分不夠怎么辦？
文檔介紹：為了實現(xiàn)對雷達(dá)顯示技術(shù)的優(yōu)化與升級，設(shè)計實現(xiàn)了一種基于FPGA的雷達(dá)A式顯示電路，采用FPGA集成雷達(dá)顯示IP核實現(xiàn)雷達(dá)前端信號的采樣、處理及顯示。該設(shè)計利用FPGA芯片龐大的可編程邏輯單元以及豐富的成熟IP核的優(yōu)勢，實現(xiàn)了單片邏輯芯片實現(xiàn)雷達(dá)輸入信號的接收、采樣、變換以及顯示的功能，簡化了以往雷達(dá)顯示電路的硬件結(jié)構(gòu)，降低了信號的顯示延遲，整體提升雷達(dá)顯示性能。同時該設(shè)計可以通過進(jìn)一步修改內(nèi)部IP核實現(xiàn)其他雷達(dá)顯示方式，使其具備硬件設(shè)備的通用性和可擴(kuò)展性。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。