先進(jìn)工藝芯片填充冗余金屬后的時(shí)序偏差分析及修復(fù)
所屬分類：技術(shù)論文
上傳者：aetmagazine
文檔大?。?span>487 K
標(biāo)簽： 先進(jìn)工藝 物理設(shè)計(jì) 冗余金屬
所需積分：0分積分不夠怎么辦？
文檔介紹：在芯片物理設(shè)計(jì)的完成階段，為了滿足設(shè)計(jì)規(guī)則中金屬密度要求，需要填充冗余金屬。增加的金屬層會(huì)產(chǎn)生額外的寄生電容，導(dǎo)致芯片的時(shí)序結(jié)果惡化。40 nm以上的工藝節(jié)點(diǎn)中，這些額外增加的寄生電容對(duì)于時(shí)序的影響在0.12%左右，這個(gè)時(shí)序偏差甚至比靜態(tài)時(shí)序分析與SPICE仿真之間的誤差還小，在芯片設(shè)計(jì)時(shí)通常忽略它。然而在使用FinFET結(jié)構(gòu)的先進(jìn)工藝節(jié)點(diǎn)中，這個(gè)時(shí)序偏差必須要進(jìn)行修復(fù)。以一款FinFET結(jié)構(gòu)工藝的工業(yè)級(jí)DSP芯片為實(shí)例，使用QRC工具對(duì)比了芯片填充冗余金屬前后寄生電容的變化；使用Tempus工具分析了芯片時(shí)序結(jié)果發(fā)生偏差的原因；最后提出了一種基于Innovus平臺(tái)的時(shí)序偏差修復(fù)方法，時(shí)序結(jié)果通過(guò)簽核驗(yàn)證，有效提高了時(shí)序收斂的效率。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。