HART調制解調芯片高速通信接口設計
所屬分類：技術論文
上傳者：aetmagazine
文檔大小：795 K
標簽： 通信芯片架構 芯片互聯(lián) HART通信協(xié)議
所需積分：0分積分不夠怎么辦？
文檔介紹：針對當下工廠設備間設備量以及傳輸數(shù)據量龐大問題，設計了一種新型的HART調制解調芯片接口，通過AXI4總線接口代替?zhèn)鹘y(tǒng)的UART接口，加速HART調制解調芯片與CPU之間的通信速度。相比于URAT傳統(tǒng)接口按位傳輸，AXI4總線接口可并行傳輸32位8個字節(jié)，數(shù)據傳輸速度可達到納秒級別。通過AXI4總線模塊與CPU的互聯(lián)，實現(xiàn)結構功能配置與數(shù)據的交互。HART調制解調芯片高速通信接口設計基于FPGA平臺進行原型驗證，結果表明，該架構能有效識別HART通信協(xié)議，CPU與HART芯片數(shù)據交互達到納秒級別，調制解調正確率高達100%，滿足HART通信協(xié)議要求。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。