一款DVI視頻接收芯片的設(shè)計(jì)
所屬分類：技術(shù)論文
上傳者：aetmagazine
文檔大?。?span>649 K
標(biāo)簽： DVI T.M.D.S PLL
所需積分：0分積分不夠怎么辦？
文檔介紹：設(shè)計(jì)了一款DVI(Digital Visual Interface)接收芯片并提出了一種基于全數(shù)字的T.M.D.S(Transition Minimized Differential Signaling)信號接收恢復(fù)方案，能夠大大降低PLL(Phase Locked Loop)的設(shè)計(jì)難度，降低芯片的硬件開銷。首先介紹了芯片的整體框架和各模塊的作用，然后對基于本方案的數(shù)據(jù)恢復(fù)原理和實(shí)現(xiàn)方式進(jìn)行重點(diǎn)說明，最后對芯片的仿真測試結(jié)果進(jìn)行了相關(guān)的討論。測試結(jié)果表明，芯片能夠兼容市面上的其他DVI產(chǎn)品并與之通信，滿足DVI 1.0規(guī)范要求。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。