一種新型自毀芯片監(jiān)測(cè)和執(zhí)行電路的設(shè)計(jì)
所屬分類：技術(shù)論文
上傳者：aetmagazine
文檔大?。?span>896 K
標(biāo)簽： 自毀芯片 實(shí)時(shí)自毀監(jiān)測(cè) 自毀行
所需積分：0分積分不夠怎么辦？
文檔介紹：針對(duì)當(dāng)前自毀技術(shù)中，自毀監(jiān)測(cè)方式單一且自毀執(zhí)行較長(zhǎng)和自毀不徹底、不穩(wěn)定導(dǎo)致自毀成功率較低的問(wèn)題，設(shè)計(jì)了一種同時(shí)具備自毀實(shí)時(shí)監(jiān)測(cè)和執(zhí)行的電路系統(tǒng)。該電路系統(tǒng)設(shè)計(jì)了封裝拆卸和上電時(shí)序兩種自毀監(jiān)測(cè)方式，使自毀監(jiān)測(cè)的方式更加多樣，提高結(jié)果的準(zhǔn)確性。同時(shí)利用MOS管作為開(kāi)關(guān)特性，來(lái)減少自毀執(zhí)行的時(shí)間。實(shí)驗(yàn)結(jié)果表明，該電路系統(tǒng)在3.3 V的供電電壓且鉭電容存儲(chǔ)電壓為20 V時(shí)，可以通過(guò)自毀監(jiān)測(cè)電路對(duì)工作芯片進(jìn)行實(shí)時(shí)的監(jiān)測(cè)，同時(shí)經(jīng)過(guò)測(cè)試表明，從監(jiān)測(cè)到自毀信號(hào)到自毀執(zhí)行開(kāi)始，需要時(shí)間為0.28 ms。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。