多分支卷積神經(jīng)網(wǎng)絡(luò)的FPGA設(shè)計(jì)與優(yōu)化
所屬分類：技術(shù)論文
上傳者：aetmagazine
文檔大?。?span>599 K
標(biāo)簽： 多分支卷積神經(jīng)網(wǎng)絡(luò) FPGA 屋頂模型
所需積分：0分積分不夠怎么辦？
文檔介紹：針對拓寬神經(jīng)網(wǎng)絡(luò)的結(jié)構(gòu)會導(dǎo)致計(jì)算量增大，計(jì)算性能降低，需要針對并行的網(wǎng)絡(luò)進(jìn)行更有效的優(yōu)化以及調(diào)度。通過分析FPGA平臺上實(shí)現(xiàn)卷積神經(jīng)網(wǎng)絡(luò)的計(jì)算吞吐量和所需的帶寬，在計(jì)算資源和訪存帶寬的限制下，采用了屋頂模型進(jìn)行了設(shè)計(jì)空間的探索，提出了在不同支的卷積神經(jīng)網(wǎng)絡(luò)中使用不同的循環(huán)展開因子，從而實(shí)現(xiàn)同一卷積層中不同支神經(jīng)網(wǎng)絡(luò)的并行計(jì)算，保證計(jì)算資源和內(nèi)存資源的合理分配。實(shí)驗(yàn)結(jié)果表明，所提出的設(shè)計(jì)與先前研究相比獲得了1.31×的性能提升。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。