基于FPGA的PIE編碼與UVM驗證平臺的設(shè)計 | |
所屬分類:技術(shù)論文 | |
上傳者:aetmagazine | |
文檔大?。?span>707 K | |
標(biāo)簽: 脈沖間隔編碼 串口 通用驗證方法學(xué) | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹:國際標(biāo)準(zhǔn)ISO/IEC18000-6規(guī)定脈沖間隔編碼(PIE)作為RFID數(shù)字基帶系統(tǒng)中閱讀器發(fā)送鏈路的編碼方式。采用Verilog語言對該模塊進行設(shè)計,用QuartusⅡ軟件綜合并下載到FPGA開發(fā)板上,并使用SignalTapⅡ邏輯分析儀對信號進行采集和分析。此外,在設(shè)計的基礎(chǔ)上添加了UART收發(fā)模塊,實現(xiàn)PC和FPGA板的通信。為了對PIE編碼進行充分驗證,基于UVM驗證方法學(xué)和直接編程接口C(DPI-C),設(shè)計并實現(xiàn)了一種高效且可復(fù)用的驗證平臺,驅(qū)動器和監(jiān)測器分別實現(xiàn)向DUT發(fā)送激勵及收集輸出結(jié)果的功能。參考模型與DUT的輸出結(jié)果在記分板中對比一致,功能覆蓋率達到了100%,提高了驗證效率及完備性。 | |
現(xiàn)在下載 | |
VIP會員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2