基于負(fù)反饋技術(shù)的嵌套式直流失調(diào)消除電路 | |
所屬分類:技術(shù)論文 | |
上傳者:aetmagazine | |
文檔大?。?span>573 K | |
標(biāo)簽: 直流失調(diào)消除 嵌套式反饋 可編程增益放大器 | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹:基于UMC 40 nm CMOS工藝,設(shè)計(jì)了一種帶有直流失調(diào)消除電路(DCOC)的可編程增益放大器(PGA),該P(yáng)GA采用閉環(huán)電阻反饋結(jié)構(gòu),由兩級(jí)增益單元級(jí)聯(lián)構(gòu)成。DCOC電路基于傳統(tǒng)的直流負(fù)反饋結(jié)構(gòu),針對(duì)多級(jí)級(jí)聯(lián)的方式,提出了一種嵌套式反饋方法,可降低電路功耗和面積。仿真結(jié)果表明,DCOC在0-52 dB的增益變化范圍內(nèi)高通截止頻率恒為10 kHz,相對(duì)抑制度恒為50 dB,且在0 dB時(shí)可矯正的最大輸入失調(diào)量為110 mV。與傳統(tǒng)設(shè)計(jì)方法相比,DCOC的面積減小近一半。 | |
現(xiàn)在下載 | |
VIP會(huì)員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2