一種低成本VPX背板總線測試設備
所屬分類：技術論文
上傳者：aetmagazine
文檔大小：631 K
標簽： VPX背板 高速串行總線 信號完整性
所需積分：0分積分不夠怎么辦？
文檔介紹：分析了常見高速串行總線測試方案的優(yōu)缺點，針對VPX高速背板結構和信號定義特征，提出了一種低成本的VPX背板高速串行總線的測試方法。該方法以FPGA為運算核心，通過巧妙的結構設計和高速串行電路設計，實現(xiàn)了單次同時測試最多16對高速收發(fā)通道，且可進行高速串行總線從物理層、鏈路層到協(xié)議層的信號誤碼率測試和眼圖測試，每通道測試速率可大于10 Gb/s。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。