基于FPGA的自定義CPU架構(gòu)設(shè)計(jì)
所屬分類：技術(shù)論文
上傳者：aetmagazine
文檔大?。?span>719 K
標(biāo)簽： 自定義指令集 CPU架構(gòu) FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：為滿足當(dāng)前工業(yè)應(yīng)用下越來越多的分布式計(jì)算的需求，提出了一種在FPGA芯片中構(gòu)建自定義指令集的CPU的方式，以此來使FPGA具有類似于單片機(jī)的處理指令的能力。并且，這種能力的前提是復(fù)用計(jì)算單元，因此資源消耗有限，不會(huì)隨著計(jì)算量的增加而增大。在自定義指令集CPU的改進(jìn)型架構(gòu)中，使用了并行計(jì)算的結(jié)構(gòu)，使得運(yùn)算速度大幅提升。最后，結(jié)合實(shí)際應(yīng)用案例，移植電流環(huán)計(jì)算中的FOC算法到自定義CPU中運(yùn)算。并用ModelSim軟件進(jìn)行仿真，測(cè)試其計(jì)算時(shí)間僅需7.48 μs。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。