雷達(dá)視頻信號模擬器的硬件設(shè)計與實現(xiàn) | |
所屬分類:技術(shù)論文 | |
上傳者:aet | |
文檔大?。?span>219 K | |
標(biāo)簽: DSP | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹:一種基于TMS320C6713和FPGA的雷達(dá)視頻信號模擬器,給出了一種可實時模擬多批次目標(biāo)回波的雷達(dá)信號模擬器的實現(xiàn)方案。重點介紹了系統(tǒng)的硬件電路及其實現(xiàn),并提出一種自適應(yīng)單環(huán)總線結(jié)構(gòu),用于數(shù)據(jù)的快速下載。其視頻信號的生成過程不是像大多視頻模擬器的雜波數(shù)據(jù)那樣通過USB或PCI總線將PC機(jī)的數(shù)據(jù)實時地傳輸至硬件電路的緩存單元,而是通過上述總線將雜波、噪聲及目標(biāo)參數(shù)等數(shù)據(jù)預(yù)先一次性下載至硬件電路的Flash存儲器中,生成視頻信號時,各通道分別從對應(yīng)的Flash中讀取數(shù)據(jù),這樣,系統(tǒng)的最大數(shù)據(jù)吞吐量就可達(dá)到240 MB/s,完全滿足視頻信號產(chǎn)生的實時性要求。 | |
現(xiàn)在下載 | |
VIP會員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2