C64x+ DSP高速緩存一致性分析與維護(hù) | |
所屬分類:解決方案 | |
上傳者:chenyy | |
文檔大?。?span>124 K | |
標(biāo)簽: DSP | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹:高速緩存(CACHE)作為內(nèi)核和低速存儲(chǔ)器之間的橋梁,基于代碼和數(shù)據(jù)的時(shí)間和空間相關(guān)性,以塊為單位由硬件控制器自動(dòng)加載內(nèi)核所需要的代碼和數(shù)據(jù)。如果所有程序和數(shù)據(jù)的存取都由內(nèi)核完成,基于CACHE的運(yùn)行機(jī)制,內(nèi)核始終能夠得到存儲(chǔ)器中最新的數(shù)據(jù)。但是當(dāng)有其它可以更改存儲(chǔ)器內(nèi)容的部件存在時(shí),例如不需要內(nèi)核干預(yù)的直接數(shù)據(jù)存?。―MA)引擎,就可能出現(xiàn)由于CACHE的存在而導(dǎo)致內(nèi)核或者DMA不能夠得到最新數(shù)據(jù)的現(xiàn)象,也就是CACHE一致性的問題。 | |
現(xiàn)在下載 | |
VIP會(huì)員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2