頭條 開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級(jí)自動(dòng)化 隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標(biāo)不斷邁進(jìn)，市場(chǎng)對(duì)具備彈性連接、低功耗、高性能和強(qiáng)大安全性的系統(tǒng)需求與日俱增。 然而，實(shí)施數(shù)字化轉(zhuǎn)型并非總是一帆風(fēng)順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進(jìn)系統(tǒng)，同時(shí)應(yīng)對(duì)軟件孤島、互聯(lián)網(wǎng)時(shí)代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對(duì)性地應(yīng)用高性能軟硬件的解決方案。 最新資訊 一種節(jié)能型可升級(jí)異步FIFO的FPGA實(shí)現(xiàn) 技術(shù)論文,站點(diǎn)首頁(yè),技術(shù),EDA及可編程 發(fā)表于：6/25/2009 一種基于VHDL語(yǔ)言的全數(shù)字鎖相環(huán)的實(shí)現(xiàn) 技術(shù)論文,站點(diǎn)首頁(yè),技術(shù),EDA及可編程 發(fā)表于：6/25/2009 賽靈思為加速下一代系統(tǒng)開發(fā)交付行業(yè)首個(gè)目標(biāo)設(shè)計(jì)平臺(tái) 新器件,站點(diǎn)首頁(yè),芯片,EDA及可編程 發(fā)表于：6/25/2009 全新PGI 9.0編譯器簡(jiǎn)化x64+GPU編程 新器件,站點(diǎn)首頁(yè),芯片,EDA及可編程 發(fā)表于：6/25/2009 Actel提升RTAX航天用FPGA的性能，并減少功率限制 新器件,站點(diǎn)首頁(yè),芯片,EDA及可編程 發(fā)表于：6/25/2009 賽普拉斯推出FleXO時(shí)鐘發(fā)生器 新器件,站點(diǎn)首頁(yè),芯片,模擬技術(shù),EDA及可編程 發(fā)表于：6/24/2009 基于FPGA的全數(shù)字上變頻系統(tǒng)設(shè)計(jì) 芯片及解決方案,站點(diǎn)首頁(yè),芯片,網(wǎng)絡(luò)與通信,EDA及可編程 發(fā)表于：6/23/2009 數(shù)字衛(wèi)星綜合解碼器異步串行接口的設(shè)計(jì)與應(yīng)用 芯片及解決方案,站點(diǎn)首頁(yè),芯片,網(wǎng)絡(luò)與通信,EDA及可編程 發(fā)表于：6/23/2009 有功電能計(jì)量IP核的設(shè)計(jì) 對(duì)有功電能計(jì)量的數(shù)學(xué)模型進(jìn)行了分析，給出了相應(yīng)的IP核實(shí)現(xiàn)模型，并詳細(xì)討論了CIC抽取濾波器、IIR高通濾波器、FIR低通濾波器、數(shù)字頻率變換等模塊的原理與設(shè)計(jì)。利用Simulink模型進(jìn)行了仿真，用VHDL作為設(shè)計(jì)語(yǔ)言，在QuartusII軟件下完成綜合和仿真，并在Altera公司的FPGA芯片CycloneII EP2C35F484C8目標(biāo)板上實(shí)現(xiàn)設(shè)計(jì)。 發(fā)表于：6/23/2009 基于DDR SDRAM的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì) 芯片及解決方案,站點(diǎn)首頁(yè),芯片,EDA及可編程,數(shù)據(jù)采集 發(fā)表于：6/23/2009 ?…509510511512513514515516517518…?
