由于系統(tǒng)時(shí)鐘頻率和上升時(shí)間的增長(zhǎng)，信號(hào)完整性設(shè)計(jì)變得越來越重要。不幸的是，絕大多數(shù)數(shù)字電路設(shè)計(jì)者并沒意識(shí)到信號(hào)完整性問題的重要性，或者是直到設(shè)計(jì)的最后階段才初步認(rèn)識(shí)到。
本篇介紹了高速數(shù)字硬件電路設(shè)計(jì)中信號(hào)完整性在通常設(shè)計(jì)的影響。這包括特征阻抗控制、終端匹配、電源和地平面、信號(hào)布線和串?dāng)_等問題。掌握這些知識(shí)，對(duì)一個(gè)數(shù)字電路設(shè)計(jì)者而言，可以在電路設(shè)計(jì)的早期，就注意到潛在可能的信號(hào)完整性問題，還可以幫助設(shè)計(jì)則在設(shè)計(jì)中盡量避免信號(hào)完整性對(duì)設(shè)計(jì)性能的影響。
盡管，信號(hào)完整性一直以來都是硬件工程師必備的設(shè)計(jì)經(jīng)驗(yàn)中的一項(xiàng)，但是在數(shù)字電路設(shè)計(jì)中長(zhǎng)期被忽略。在低速邏輯電路設(shè)計(jì)時(shí)代，由于信號(hào)完整性相關(guān)的問題很少出現(xiàn)，因此對(duì)信號(hào)完整性的考慮本認(rèn)為是浪費(fèi)效率。然而近幾年隨著時(shí)鐘率和上升時(shí)間的增長(zhǎng)，信號(hào)完整性分析的必要性和設(shè)計(jì)也在增長(zhǎng)。不幸的是，大多數(shù)設(shè)計(jì)者并沒有注意到，而仍然在設(shè)計(jì)中很少去考慮信號(hào)完整性的問題。
現(xiàn)代數(shù)字電路可以高達(dá)GHz 頻率并且上升時(shí)間在50ps以內(nèi)。在這樣的速率下，在PCB設(shè)計(jì)走線上的疏忽即使是一個(gè)英尺，而由此造成的電壓、時(shí)延和接口問題將不僅僅局限在這一根線上，還將會(huì)影響的全板及相鄰的板。
這個(gè)問題在混合電路中尤為嚴(yán)重。例如，考慮到在一個(gè)系統(tǒng)中有高性能的ADC 到數(shù)字化接收模擬信號(hào)。散布在ADC器件的數(shù)字輸出端口上的能量可能很容易就達(dá)到130dB（10，000，000，000，000 倍）比模擬輸入端口。在ADC數(shù)字端口上的任何噪聲。設(shè)計(jì)中的信號(hào)完整性并不是什么神秘莫測(cè)的過程。對(duì)于在設(shè)計(jì)的早期意識(shí)到可能潛在的問題是很關(guān)鍵的，同時(shí)可以有效避免由此在后期造成的問題。本篇討論了一些關(guān)鍵的信號(hào)完整性挑戰(zhàn)及處理他們的方法。
確保信號(hào)完整性：
1、隔離
一塊PCB板上的元器件有各種各樣的邊值（edge rates）和各種噪聲差異。對(duì)改善SI最直接的方式就是依據(jù)器件的邊值和靈敏度，通過PCB板上元器件的物理隔離來實(shí)現(xiàn)。下圖是一個(gè)實(shí)例。在例子中，供電電源、數(shù)字I/O端口和高速邏輯這些對(duì)時(shí)鐘和數(shù)據(jù)轉(zhuǎn)換電路的高危險(xiǎn)電路將被特別考慮。第一個(gè)布局中放置時(shí)鐘和數(shù)據(jù)轉(zhuǎn)換器在相鄰于噪聲器件的附近。噪聲將會(huì)耦合到敏感電路及降低他們的性能。第二個(gè)布局做了有效的電路隔離將有利于系統(tǒng)設(shè)計(jì)的信號(hào)完整性。
2、阻抗、反射及終端匹配
阻抗控制和終端匹配是高速電路設(shè)計(jì)中的基本問題。通常每個(gè)電路設(shè)計(jì)中射頻電路均被認(rèn)為是最重要的部分，然而一些比射頻更高頻率的數(shù)字電路設(shè)計(jì)反而忽視了阻抗和終端匹配。
由于阻抗失配產(chǎn)生的幾種對(duì)數(shù)字電路致命的影響，參見下圖：
ａ．?dāng)?shù)字信號(hào)將會(huì)在接收設(shè)備輸入端和發(fā)射設(shè)備的輸出端間造成反射。反射信號(hào)被彈回并且沿著線的兩端傳播直到最后被完全吸收。
?。猓瓷湫盘?hào)造成信號(hào)在通過傳輸線的響鈴效應(yīng)，響鈴將影響電壓和信號(hào)時(shí)延和信號(hào)的完全惡化。
?。悖湫盘?hào)路徑可能導(dǎo)致信號(hào)對(duì)環(huán)境的輻射。
由阻抗不匹配引起的問題可以通過終端電阻降到最小。終端電阻通常是在靠近接收端的信號(hào)線上放置一到兩個(gè)分立器件，簡(jiǎn)單的做法就是串接小的電阻。
終端電阻限制了信號(hào)上升時(shí)間及吸收了部分反射的能量。值得注意的是利用阻抗匹配并不能完全消除破壞性因素。然而認(rèn)真的選用合適的器件，終端阻抗可以很有效的控制信號(hào)的完整性。
并不是所有的信號(hào)線都需要阻抗控制，在一些諸如緊湊型 PCI 規(guī)格要求中的特征阻抗和終端阻抗特性。
對(duì)于別的沒有阻抗控制規(guī)范要求的其他標(biāo)準(zhǔn)以及設(shè)計(jì)者并沒有特意關(guān)注的。最終的標(biāo)準(zhǔn)可能發(fā)生變化從一個(gè)應(yīng)用到另一個(gè)應(yīng)用中。因此需要考慮信號(hào)線的長(zhǎng)度（相關(guān)與延遲Td）以及信號(hào)上升時(shí)間（Tr）。通用的對(duì)阻抗控制規(guī)則是Td(延遲)應(yīng)大于Tr的1/6。
3、內(nèi)電層及內(nèi)電層分割
在電流環(huán)路設(shè)計(jì)中會(huì)被數(shù)字電路設(shè)計(jì)者忽視的因素，包括對(duì)單端信號(hào)在兩個(gè)門電路間傳送的考慮（如下圖）。從門A 流向門B的電流環(huán)路，然后再?gòu)牡仄矫娣祷氐介TA。
上圖中將會(huì)出現(xiàn)兩個(gè)潛在的問題：
a、A 和B兩點(diǎn)間地平面需要被連接通過一個(gè)低阻抗的通路如果地平面間連接了較大的阻抗，在地平面引腳間將會(huì)出現(xiàn)電壓倒灌。這就必將會(huì)導(dǎo)致所有器件的信號(hào)幅值的失真并且疊加輸入噪聲。
b、電流回流環(huán)的面積應(yīng)盡可能的小,環(huán)路好比天線。通常說話，一種更大環(huán)路面積將會(huì)增大了環(huán)路輻射和傳導(dǎo)的機(jī)會(huì)。每一個(gè)電路設(shè)計(jì)者都希望回流電流都可直接沿著信號(hào)線，這樣就最小的環(huán)路面積。
用大面積接地可以同時(shí)解決以上兩個(gè)問題。大面積接地可以提供所有接地點(diǎn)間小的阻抗，同時(shí)允許返回電流盡量直接沿著信號(hào)線返回。
在 PCB設(shè)計(jì)者中一個(gè)常見的錯(cuò)誤是在地電層上打過孔和開槽。下圖顯示了當(dāng)一條信號(hào)線在一個(gè)開過槽的地電層上的電流流向?；芈冯娏鲗⒈黄壤@過開槽，這就必然會(huì)產(chǎn)生一個(gè)大的環(huán)流回路。
通常而言，在地電源平面上是不可以開槽的。然而，在一些不可避免要開槽的場(chǎng)合，PCB 設(shè)計(jì)者必須首先確定在開槽的區(qū)域沒有信號(hào)回路經(jīng)過。同樣的規(guī)則也適用于混合信號(hào)電路。
PCB 板中除非用到多個(gè)地層。特別是在高性能ADC電路中可以利用分離模擬信號(hào)、數(shù)字信號(hào)及時(shí)鐘電路的地層有效的減少信號(hào)間的干擾。需要再次強(qiáng)調(diào)的，在一些不可避免要開槽的場(chǎng)合，PCB設(shè)計(jì)者必須首先確定在開槽的區(qū)域沒有信號(hào)回路經(jīng)過。
在帶有一個(gè)鏡像差異的電源層中也應(yīng)注意層間區(qū)域的面積（如下圖）。在板卡的邊緣存在電源平面層對(duì)地平面層的輻射效應(yīng)。從邊沿泄漏的電磁能量將破壞臨近的板卡。見下圖a。適當(dāng)?shù)臏p少電源平面層的面積（見下圖b），以至于地平面層在一定的區(qū)域內(nèi)交疊。這將減少電磁泄漏對(duì)鄰近板卡的影響。
4、信號(hào)布線
保證信號(hào)完整性最重要的就是信號(hào)線的物理布線。PCB設(shè)計(jì)者經(jīng)常處在工作壓力下，不僅要在盡可能短的時(shí)間完成設(shè)計(jì)，而且還要保證信號(hào)的完整性要求。掌握如何平衡可能出現(xiàn)的問題與信號(hào)的間距將推動(dòng)系統(tǒng)設(shè)計(jì)的進(jìn)程。高速電流不能有效處理信號(hào)線中的不連續(xù)。在下圖a中最容易出現(xiàn)信號(hào)不連續(xù)的問題。在低速電路中對(duì)通常不需要考慮信號(hào)的不連續(xù)性，而在高速電路中就必須考慮這個(gè)問題。因此，在電路設(shè)計(jì)中與采用下圖中b/c所示的方式，可以有效的保證信號(hào)的連續(xù)性。
在高速電路設(shè)計(jì)中，對(duì)信號(hào)布線存在的另一個(gè)共性問題。如果沒有特別的原因，應(yīng)該盡可能消除所有的短接線。在高頻率電路設(shè)計(jì)中，短接線就如同由于信號(hào)線的阻抗匹配而引發(fā)的輻射一樣。
在高速電路設(shè)計(jì)的布線中特別需要注意差分對(duì)的布線。差分對(duì)是通過兩條完全互補(bǔ)信號(hào)線驅(qū)動(dòng)的。差分對(duì)可以很好的避免噪聲干擾和改進(jìn)S/N率。然而差分對(duì)信號(hào)線對(duì)布線有特別高的要求：
１、兩條線必須盡可能靠近布線；
?。病蓷l線必須長(zhǎng)度完全一致；
在兩個(gè)沒排列在一起的器件間布差分對(duì)信號(hào)線如何合理的布線是一個(gè)關(guān)鍵問題。
上圖ａ中由于兩條信號(hào)線的長(zhǎng)度不一致，將會(huì)出現(xiàn)一些不確定風(fēng)險(xiǎn)。正確的布線應(yīng)采取上圖ｂ中的方式。在差分對(duì)布線中的通用規(guī)則是：保持兩條信號(hào)線同等間距并相互靠近。
5、串?dāng)_
在PCB設(shè)計(jì)中，串?dāng)_問題是另一個(gè)值得關(guān)注的問題。下圖中顯示出在一個(gè)PCB中相鄰的三對(duì)并排信號(hào)線間的串?dāng)_區(qū)域及關(guān)聯(lián)的電磁區(qū)。當(dāng)信號(hào)線間的間隔太小時(shí)，信號(hào)線間的電磁區(qū)將相互影響，從而導(dǎo)致信號(hào)的惡化，這就是串?dāng)_。
串?dāng)_可以通過增加信號(hào)線間距解決。然而，PCB設(shè)計(jì)者通常受制于日益緊縮的布線空間和狹窄的信號(hào)線間距；由于在設(shè)計(jì)中沒有更多的選擇，從而不可避免的在設(shè)計(jì)中引入一些串?dāng)_問題。顯然，PCB設(shè)計(jì)者需要一定的管理串?dāng)_問題的能力。這些年出了許多可靠間距的相關(guān)規(guī)則。而一個(gè)通常業(yè)界認(rèn)可的規(guī)則是3W 規(guī)則，即相鄰信號(hào)線間距至少應(yīng)為信號(hào)線寬度的3倍。然而，實(shí)際中可接受的信號(hào)線間距依賴于實(shí)際的應(yīng)用、工作環(huán)境及設(shè)計(jì)冗余等因素。信號(hào)線間距從一種情況轉(zhuǎn)變成另一種以及每次的計(jì)算。因此，當(dāng)串?dāng)_問題不可避免時(shí)，就應(yīng)該對(duì)串?dāng)_定量化。這都可以通過計(jì)算機(jī)仿真技術(shù)表示。利用仿真器，設(shè)計(jì)者可以決定信號(hào)完整性效果和*估系統(tǒng)的串?dāng)_影響效果。
6、電源退耦
電源退耦是現(xiàn)在數(shù)字電路設(shè)計(jì)中標(biāo)準(zhǔn)慣例，在此提及將有助于減少電源線上噪聲問題。一個(gè)干凈的電源對(duì)設(shè)計(jì)一個(gè)高性能電路至關(guān)重要。迭加在電源上的高頻噪聲將會(huì)對(duì)相鄰的每個(gè)數(shù)字設(shè)備都會(huì)帶來問題。典型的噪聲來源于地彈、信號(hào)輻射或者數(shù)字器件自身。最簡(jiǎn)單的解決電源噪聲方式是利用電容對(duì)地上的高頻噪聲退耦。理想的退耦電容為高頻噪聲提供了一條對(duì)地的低阻通路，從而清除了電源噪聲。依據(jù)實(shí)際應(yīng)用選擇退耦電容，大多數(shù)的設(shè)計(jì)者會(huì)選擇表貼電容在盡可能靠近電源引腳，而容值應(yīng)大到足夠?yàn)榭深A(yù)見的電源噪聲提供一條低阻對(duì)地通路。采用退耦電容通常會(huì)遇到的問題是不能將退耦電容簡(jiǎn)單的當(dāng)成電容。有以下幾種情況：
a、電容的封裝會(huì)導(dǎo)致寄生電感；
b、電容會(huì)帶來一些等效電阻；
c、在電源引腳和退耦電容間的導(dǎo)線會(huì)帶來一些等效電感；
d、在地引腳和地平面間的導(dǎo)線會(huì)帶來一些等效電感；由此而引發(fā)的效應(yīng)：
a、電容將會(huì)對(duì)特定的頻率引發(fā)共振效應(yīng)和由其產(chǎn)生的網(wǎng)絡(luò)阻抗對(duì)相鄰頻段的信號(hào)造成更大的影響；
b、等效電阻（ESR）還將影響對(duì)高速噪聲退耦所形成的低阻通路；
以下總結(jié)了由此對(duì)一個(gè)數(shù)字設(shè)計(jì)者產(chǎn)生的效應(yīng)：
a、從器件上 Vcc 和GND引腳引出的引線需要被當(dāng)作小的電感。因此建議在設(shè)計(jì)中盡可能使Vcc 和GND 的引線短而粗。
b、選擇低 ESR效應(yīng)的電容，這有助于提高對(duì)電源的退耦；
c、選擇小封裝電容器件將會(huì)減少封裝電感。改換更小封裝的器件將導(dǎo)致溫度特性的變化。因此在選擇一個(gè)小封裝電容后，需要調(diào)整設(shè)計(jì)中器件的布局。
在設(shè)計(jì)中，用Y5V 型號(hào)的電容替換X7R 型號(hào)的電容器件，可保證更小的封裝和更低的等效電感，但同時(shí)也會(huì)為保證高的溫度特性花費(fèi)更多的器件成本。
在設(shè)計(jì)中還應(yīng)考慮用大容量電容對(duì)低頻噪聲的退耦。采用分離的電解電容和鉭電容可以很好的提高器件的性價(jià)比。
7、總結(jié)：
信號(hào)完整性是貫穿于高速數(shù)字電路設(shè)計(jì)中的最重要的問題之一；在此將列出幾點(diǎn)在數(shù)字電路設(shè)計(jì)中保證信號(hào)完整性的建議：
a、對(duì)靈敏元件實(shí)施對(duì)噪聲器件的物理隔離；
b、阻抗控制、反射和信號(hào)終端匹配；
c、用連續(xù)的電源和地平面層；
d、布線中盡量避免采用直角；
e、差分對(duì)布線長(zhǎng)度相等；
f、高速電路設(shè)計(jì)中應(yīng)考慮串?dāng)_問題；
g、電源退耦問題；
很好了掌握以上提到的數(shù)字電路設(shè)計(jì)中的問題，可以幫助數(shù)字電路設(shè)計(jì)者能在電路設(shè)計(jì)的早期盡可能多地發(fā)現(xiàn)一些電路設(shè)計(jì)中潛在的問題。