工程是通常都會(huì)充分權(quán)衡，并進(jìn)行一番性能折衷，因?yàn)槿绻x用ASSP，雖然便于實(shí)施，但會(huì)阻礙產(chǎn)品定制與差異化的發(fā)揮。于是越來(lái)越多的OEM廠商利用FPGA，從成本、功耗、密度和性能方面獲得與ASIC相同的功能，增加靈活性且降低風(fēng)險(xiǎn)。

     現(xiàn)在，賽靈思推出的可擴(kuò)展式處理平臺(tái)，增加了一種新選擇：將雙核ARM Cortex-A9 MPCore處理器與關(guān)鍵外設(shè)及可編程邏輯整合在一起，意圖以ARM處理器為核心，同時(shí)提供串行和并行處理能力，利用SoC方法來(lái)降低成本與功耗，增強(qiáng)特性與性能。

     對(duì)于汽車(chē)駕駛輔助、智能視頻監(jiān)控、工業(yè)自動(dòng)化、航空和國(guó)防以及新一代無(wú)線(xiàn)系統(tǒng)等要求多功能和實(shí)時(shí)響應(yīng)的終端市場(chǎng)來(lái)說(shuō)，需要高性能嵌入式系統(tǒng)。日前在硅谷的嵌入式會(huì)議上，賽靈思展出的可擴(kuò)展處理平臺(tái)，充分利用了ARM的雙核Cortex-A9 MPCore處理器，每個(gè)內(nèi)核最高運(yùn)行頻率都達(dá)到800MHz。通過(guò)這個(gè)平臺(tái)，設(shè)計(jì)者可以將需要高速接入、實(shí)時(shí)輸入、高性能處理和/或復(fù)雜的數(shù)字信號(hào)處理的應(yīng)用程序的串行和并行處理結(jié)合到一起。

     “在ARM以往和FPGA廠商的合作中，通常是以FPGA為中心，處理器為輔。我們這次相反，處理器為主，F(xiàn)PGA為輔，當(dāng)系統(tǒng)上電時(shí)，不用FPGA先啟動(dòng)處理器就會(huì)自動(dòng)啟動(dòng)。”賽靈思全球市場(chǎng)營(yíng)銷(xiāo)及業(yè)務(wù)開(kāi)發(fā)高級(jí)副總裁Vin Ratford表示。在下圖處理器系統(tǒng)架構(gòu)中，灰色部分都是以硬核實(shí)現(xiàn)。

圖：處理器系統(tǒng)架構(gòu)。