隨著IC制造工藝的迅速發(fā)展，以DSP、FPGA為代表的數(shù)字芯片的計算處理能力和數(shù)據(jù)傳輸能力得到了大幅提升，同時，也給高速數(shù)字電路設(shè)計帶來了許多新的問題。芯片特征尺寸的減小、工作主頻和集成度的提高以及特殊的應(yīng)用環(huán)境，使得數(shù)字電路系統(tǒng)電路設(shè)計時信號完整性(SI)分析、系統(tǒng)散熱設(shè)計、電磁兼容性(EMC)等問題不容忽視。近年來，借助EDA仿真軟件在整個電路設(shè)計過程中進行電、熱等方面綜合仿真的設(shè)計方法，逐步替代了依靠設(shè)計者經(jīng)驗和參考設(shè)計的傳統(tǒng)方法，大大縮短了設(shè)計周期，并顯著提高了設(shè)計成功率。目前，主要芯片廠商都推出了相關(guān)芯片的仿真模型及仿真軟件，EDA供應(yīng)商也提供了功能強大的電路設(shè)計仿真工具。HyperLynx正是一種針對整個系統(tǒng)電路設(shè)計的綜合仿真分析工具，包含多個不同功能的仿真模塊，能夠出色地完成信號完整性、熱分析、EMC等各項仿真任務(wù)，確保系統(tǒng)在設(shè)計階段就能預(yù)測和消除可能存在的問題。
    本文結(jié)合HyperLynx仿真軟件，以雷達信號處理機為例，提出了一種數(shù)字電路設(shè)計的綜合仿真方法，詳細分析了HyperLynx中各仿真模塊的功用、使用方法及仿真結(jié)果，為數(shù)字電路設(shè)計提供了借鑒。多次的工程實踐表明，在電路設(shè)計過程中合理運用HyperLynx進行綜合仿真能夠極大提高電路設(shè)計的成功率。
1 HyperLynx綜合仿真流程
1.1 HyperLynx仿真軟件介紹
    HyperLynx是MENTOR公司針對原理圖仿真驗證、信號完整性和電源完整性(PI)分析、熱仿真分析等問題提供的綜合仿真分析工具，包括Analog、LineSim、BoardSim和Thermal四個模塊。在系統(tǒng)電路設(shè)計過程中綜合運用各仿真模塊，可以為設(shè)計提出綜合性的指導(dǎo)和反饋建議，確保系統(tǒng)在設(shè)計階段就能達到預(yù)期要求。
    Analog模塊為原理圖驗證提供了數(shù)?；旌想娐贩抡娴墓δ?，可以對原理圖中各點的靜態(tài)特性、工作波形及頻域特性進行仿真計算，還可以通過蒙特卡洛（Mente Carlo）分析或參數(shù)掃描（Parameter Sweep）分析，測試電路中元器件的參數(shù)在一定范圍內(nèi)的變化對輸出波形的影響，為電路參數(shù)的優(yōu)化提供參考。
    LineSim和BoardSim主要針對SI分析和PI分析，分別用于系統(tǒng)電路設(shè)計的Pre-layout（布線前）和Post-layout（布線后）仿真階段。在PI分析中，可以得到系統(tǒng)多電源區(qū)域的劃分策略以及電源退耦和濾波電容的各種參數(shù)，為電源設(shè)計及噪聲分析等復(fù)雜問題提供了指導(dǎo)。而進行SI分析時，通過LineSim和BoardSim的交互式使用，可以指導(dǎo)PCB疊層設(shè)計及實際的布局布線，分析信號的傳輸特性和串?dāng)_，保證系統(tǒng)電路高速的傳輸特性。此外，BoardSim還可進行多板仿真和接插件仿真，從系統(tǒng)整體角度考慮串?dāng)_強度、阻抗連續(xù)性、整個信號網(wǎng)絡(luò)的完整性及EMC等問題。
    熱仿真模塊Thermal則可直接將Layout文件導(dǎo)入到軟件中，這樣就解決了由于系統(tǒng)建模以及缺乏準(zhǔn)確的輸入?yún)?shù)和邊界條件所導(dǎo)致的分析誤差較大的問題[1]。同時，Thermal還可以識別超過限值的元件和板溫度并給出整板的彩色溫度梯度圖，進而分析通過不同的散熱設(shè)計對于系統(tǒng)散熱性能的改善。
    運用HyperLynx的各仿真模塊可以對整個電路設(shè)計過程中出現(xiàn)的主要問題進行仿真分析。本文主要介紹運用LineSim、BoardSim和Thermal模塊在數(shù)字電路設(shè)計中進行SI仿真、熱仿真和EMC仿真的主要流程及仿真結(jié)果。
1.2 綜合仿真流程
    電子系統(tǒng)設(shè)計最重要的兩個因素即系統(tǒng)的功能性和穩(wěn)定性。數(shù)字電路系統(tǒng)不僅要有豐富的設(shè)計功能，更重要的是在不同的工作環(huán)境下要有穩(wěn)定的工作狀態(tài)，這對電路設(shè)計提出了嚴格的約束和極高的要求。首先，芯片的主頻越來越高，PCB布線密度越來越大，使得信號完整性等高速數(shù)字仿真問題顯得格外重要；其次，目前在數(shù)字電路系統(tǒng)的應(yīng)用中，系統(tǒng)大多是封閉的并且安裝緊密，熱量的往復(fù)很大。以往設(shè)計中熱仿真分析未引起足夠的重視，導(dǎo)致系統(tǒng)在實際應(yīng)用中不正常工作甚至崩潰，所以良好的導(dǎo)熱、散熱設(shè)計日漸成為影響系統(tǒng)設(shè)計的一個關(guān)鍵性的問題；第三，傳統(tǒng)的在PCB設(shè)計完成后才能暴露出的系統(tǒng)EMC與電磁輻射（EMI）等問題，將導(dǎo)致整個系統(tǒng)需要進行重復(fù)性設(shè)計，因此，在電路設(shè)計階段進行EMC與EMI分析成為提高系統(tǒng)設(shè)計效率的一個不容忽視的問題。
    針對以上數(shù)字電路設(shè)計中常見的幾個問題，圖1給出了運用HyperLynx進行綜合仿真的流程圖。仿真過程一般分以下幾個環(huán)節(jié)：

    (1)原理圖確定之后，根據(jù)系統(tǒng)設(shè)計需求及相關(guān)的器件資料確定仿真模型和仿真參數(shù)，在Pre-layout仿真中通過端接、時序、串?dāng)_等仿真確定電路布局布線規(guī)則、模塊間的拓撲關(guān)系、信號端接策略等。
    (2)在完成布局布線后，通過Post-layout仿真生成整板的信號完整性報告，對PCB進行局部修改，并對關(guān)鍵信號進行阻抗連續(xù)性、串?dāng)_等仿真。
    (3)對系統(tǒng)整體建模（包括安裝腔體），設(shè)置不同的工作環(huán)境條件，完成熱仿真，指導(dǎo)系統(tǒng)的散熱設(shè)計。
    (4)結(jié)合應(yīng)用背景對系統(tǒng)整體進行EMC仿真。
2 設(shè)計實例
2.1 系統(tǒng)架構(gòu)及仿真需求
    圖2是一個由4片ADSP-TS201和XC5VSX35T（Xilinx-Virtex5系列FPGA）構(gòu)成的并行信號處理系統(tǒng)的結(jié)構(gòu)框圖，用于某多功能雷達的實時信號處理。該系統(tǒng)采用共享總線的緊耦合架構(gòu)，4個DSP通過高達4 Gb/s數(shù)據(jù)吞吐量的鏈路口實現(xiàn)了彼此的全互聯(lián)，可靈活地支持共享總線與消息傳遞兩類主要并行計算模型。同時，與外部其他板卡通過高速鏈路口及總線互聯(lián)，擁有高速、實時的數(shù)據(jù)交換與靈活可靠的控制能力。該系統(tǒng)要求電路設(shè)計必須滿足：

    (1)系統(tǒng)主頻能穩(wěn)定運行于480 MHz（芯片最高主頻500 MHz)，為了保證各處理器同步，4片DSP及FPGA的工作時鐘必須同頻同相。
    (2)系統(tǒng)外頻，即共享總線能穩(wěn)定運行于80 MHz，從而使得每個DSP可通過共享總線以相同速度訪問其他3個DSP及共享存儲器(SDRAM和Flash)。
    (3)系統(tǒng)主頻480 MHz的條件下，鏈路口能以最高性能全速運行，即雙向吞吐量960 MB/通道；
    (4)熱約束詳見本文熱仿真部分。
    下面將通過該實例來介紹如何運用HyperLynx各仿真模塊，以確保系統(tǒng)設(shè)計能夠滿足如上需求。表1給出了仿真中用到的仿真模型參數(shù)及部分約束條件，除特殊說明外，參數(shù)設(shè)置參照表1。

2.2 SI仿真
2.2.1 Pre-layout仿真
    (1)根據(jù)設(shè)計需求，確定總線拓撲結(jié)構(gòu)及PCB疊層。
    目前，多片處理器互聯(lián)常用的總線拓撲主要有菊花鏈和星型兩種拓撲結(jié)構(gòu)。在菊花鏈結(jié)構(gòu)下，接收端DSP接收波形不僅傳輸延遲不同，而且靠近驅(qū)動端的DSP波形受到嚴重的反射影響。更重要的是，菊花鏈結(jié)構(gòu)只適用于總線上僅有一個Master的情形，無法滿足設(shè)計需求中DSP0-DSP3中任何一個都可為驅(qū)動方(即總線Master)的需求，因而本設(shè)計中選擇星型結(jié)構(gòu)的總線拓撲。在拓撲結(jié)構(gòu)確定后，綜合考慮布線約束、布線空間、制造工藝、PCB厚度等方面的因素，就可以初步確定層數(shù)、層厚、介質(zhì)厚度與介電常數(shù)、疊層分配等，調(diào)整合適的特征阻抗和傳輸速率，從而確定PCB的疊層設(shè)計。
    (2)通過端接策略和時序仿真，確定關(guān)鍵信號的端接方式和布線規(guī)則。
    為了保證信號完整性，從理論上講，星型拓撲結(jié)構(gòu)的每個分支都應(yīng)進行AC端接，然而每個分支進行端接的方案在實際中存在兩個問題：(1)端接元件數(shù)目巨大，布局布線難以實現(xiàn)；(2)負載增加，在DSP驅(qū)動能力一定的情形下，信號上升時間過長而無法滿足要求。因而實際設(shè)計中，應(yīng)該結(jié)合器件的時序需求，合理安排端接，確保信號完整性滿足需求。
    圖3是TS201驅(qū)動強度配置為-5級、所有分支無端接時總線信號接收端的仿真結(jié)果。圖3中，Testload表示TS201數(shù)據(jù)手冊中時序參數(shù)測試時的標(biāo)準(zhǔn)負載對應(yīng)的接收波形，其他則為實際拓撲結(jié)構(gòu)和傳輸特性下幾個DSP和SDRAM的接收波形。由圖3可見，與標(biāo)準(zhǔn)負載下的接收信號相比，實際負載條件下的接收信號波形雖然有嚴重過沖，但TS201引腳內(nèi)部的鉗位電路使之可兼容3.3 V信號，因而引起的過沖效應(yīng)可以忽略，只要再分析信號的時序裕量即可。

    DSP處理器總線操作時序裕量的典型定義為：

    (3)通過串?dāng)_仿真，確定合理的布線間距等參數(shù)。
    在DSP、FPGA芯片和星型拓撲布線通道等區(qū)域布線密度很大，不同信號線間容易產(chǎn)生串?dāng)_。特別是總線類型的信號線，為了保持等長，通常采用1簇平行線，必須對線間距以及平行線最大長度等進行必要的限制。以DSP相鄰的兩數(shù)據(jù)線為例，若設(shè)線間距5 mil(1 mil=0.025 4 mm)、線寬7 mil、耦合長度1.5英寸(1英寸=2.54 cm)，則干擾源端對接收端產(chǎn)生的串?dāng)_信號幅度最大為243 mV，超過了150 mV串?dāng)_閾值要求。根據(jù)高速數(shù)字信號傳輸?shù)南嚓P(guān)理論，可采取加大線間距、減小平行走線（即耦合長度）等措施減少串?dāng)_影響，相關(guān)參數(shù)調(diào)整后的串?dāng)_信號明顯下降。
2.2.2 Post-layout仿真
    根據(jù)Pre-layout仿真得到的布線約束，完成PCB的布局布線。由于布局布線的密度很大，尤其是在星型拓撲的中心位置和BGA內(nèi)部，而且高速信號也多集中在此區(qū)域，因此借助BoardSim的整板交互式仿真工具，設(shè)置相應(yīng)的參數(shù)如串?dāng)_閾值、時延最大誤差、阻抗最大誤差等，可以得到整板的端接、時序、串?dāng)_、阻抗等信號完整性報告。
2.3 系統(tǒng)熱仿真
    熱通過傳導(dǎo)、對流、輻射三種方式傳遞[5]，熱仿真主要從這三個方面分別考慮，指導(dǎo)散熱設(shè)計。根據(jù)設(shè)計要求，在Thermal中導(dǎo)入PCB文件，設(shè)置熱仿真模型參數(shù)如表3所示。

    通常條件下，處理器的散熱可通過在其頂部加裝散射片來解決。從圖4可以看出，在系統(tǒng)非密閉的情況下，在DSP和FPGA上加裝散熱片(散熱片的參數(shù)設(shè)置見文獻[6])能夠有效地降低系統(tǒng)溫度。然而，許多應(yīng)用中的多處理器系統(tǒng)往往處于密閉腔體中，熱往復(fù)很大，依靠散熱片擴大散熱面積的方法難以得到很好的效果。為了改善密閉環(huán)境下的散熱效果，通?？刹捎茫?1)PCB平面層散熱；(2)PCB敷裸銅并使之與金屬腔體緊密相連，利用金屬腔體散熱；(3)專用的導(dǎo)熱管等。這些措施的散熱效果可通過在Thermal中設(shè)置適當(dāng)?shù)倪吔鐥l件來進行仿真。在本系統(tǒng)的散熱設(shè)計中，通過(1)和(2)兩種措施來增強散熱效果。根據(jù)實際結(jié)構(gòu)設(shè)計，PCB三條邊與金屬殼體相連，從圖5的仿真結(jié)果可知，系統(tǒng)散熱得到了很好的解決，溫度控制在所有芯片的正常工作范圍內(nèi)。系統(tǒng)的最高溫度出現(xiàn)在FPGA處，為了進一步改善散熱效果，可在FPGA頂部設(shè)計導(dǎo)熱管與腔體相連。

2.4 PCB板EMC仿真
    前面提到BoardSim的多板仿真可為EMC問題提供指導(dǎo)，在PCB以及系統(tǒng)設(shè)計時充分考慮疊層設(shè)置、屏蔽措施、接地設(shè)計等問題。通常，在數(shù)字系統(tǒng)中，時鐘信號是最大的輻射源，以系統(tǒng)與其他系統(tǒng)板間互聯(lián)的80 MHz時鐘線為例，在BoardSim中自動檢查該網(wǎng)絡(luò)的輻射，在測試距離為3 m時，80 MHz時鐘信號在各個頻點輻射都沒有超過FCC、CISPR-Class A&B[7]的輻射標(biāo)準(zhǔn)。
      本文針對數(shù)字電路系統(tǒng)設(shè)計中存在的信號完整性、散熱、EMC等問題，通過雷達信號處理機的設(shè)計實例，介紹了HyperLynx仿真工具中各個模塊的特點、功用及使用方法，為系統(tǒng)的散熱方案、總線拓撲結(jié)構(gòu)及端接策略等提供了指導(dǎo)性的建議，預(yù)測并消除了大量可能存在的問題，為數(shù)字系統(tǒng)電路設(shè)計與仿真提供了重要參考。實踐表明，綜合運用HyperLynx仿真工具中的各個模塊進行數(shù)字電路系統(tǒng)設(shè)計，可以使PCB設(shè)計過程更加完整、準(zhǔn)確，并顯著改善系統(tǒng)電路性能，提高設(shè)計的成功率。
參考文獻
[1] CLEMENS J M.The conceivable accuracy of experimental  and numerical thermal analysis of electronic systems[DB/OL]. IEEE，2001.
[2] Plexus Corp.ADSP-TS101S MP system simulation and analysis(Rev.1.2)[Z].Plexus Corp，2002.
[3] Analog Devices Inc.Datasheet final-ADSP-TS201 tiger-SHARC embedded processor(Rev.C)[Z].Analog Devices Inc，2006.
[4] JOHNSON H，GRAHAM M.High-Speed digital design：a  handbook of black magic[M].Prentice Hall PTR，1993.
[5] 余建祖.電子設(shè)備熱設(shè)計及分析技術(shù)[M].北京：北京航空航天大學(xué)出版社，2000.
[6] Analog Devices Inc.Thermal relief design for ADSP-TS201S tiger SHARC processors(EE-182)[Z].Analog Devices Inc，2004.
[7] PAUL C R.Introduction to electromagnetic compatibility (second edition)[M].John Wiley & Sons，Inc，2007.
[8] 張海風(fēng).HyperLynx仿真與PCB設(shè)計[M].北京：機械工業(yè)出版社，2006.
[9] Mentor Graphics Corp.HyperLynx thermal user manual(Rev.9.0.1)[Z].Mentor Graphics Corp，2008.