亮點：

•         Synopsys用于高壓工藝的DesignWare^® AEON^® Trim非揮發(fā)性存儲器(NVM)IP的面積比現(xiàn)有NVM IP縮小了75%，從而降低了高可靠性汽車IC的成本和尺寸

•         滿足嚴苛的Grade 0汽車溫度范圍（-40C到150C）和AEC-Q100品質(zhì)要求

•         與其它IP產(chǎn)品相比，其快速擦寫模式和專有的測試模式將NVM測試時間縮短了3倍

•         15年以上數(shù)據(jù)保持時間，保證汽車和工業(yè)安全系統(tǒng)的數(shù)據(jù)穩(wěn)定

    為加速芯片和電子系統(tǒng)創(chuàng)新而提供軟件、知識產(chǎn)權(quán)（IP）及服務的全球性領(lǐng)先供應商新思科技公司（Synopsys, Inc.，納斯達克股票市場代碼：SNPS）日前宣布：其用于高壓工藝的DesignWare AEON Trim NVM IP開始供貨。與其它的NVM IP解決方案相比，該款全新的IP將面積縮小達75%，同時有助于降低汽車IC的成本和尺寸。該IP可用于標準的180納米5VCMOS和BCD工藝，而不需要額外的光罩或工藝步驟。DesignWare NVM IP支持Grade 0汽車應用所需要的寬溫度范圍，并且超過了AEC-Q100品質(zhì)標準要求。此外，與其它的NVM解決方案相比，其更快的擦寫時間將NVM測試時間縮短了3倍，使設(shè)計師能夠有效縮短生產(chǎn)測試時間，同時將汽車和工業(yè)芯片的測試成本降至最低。

    “ZMDI強勁可靠的、符合AEC-Q100的IC提供了先進的傳感器信號調(diào)節(jié)功能和可配置性，并且集成了DesignWare AEON Trim NVM IP，有助于確保高數(shù)據(jù)保持能力和高可靠性，同時最大限度地減少面積和測試時間，”ZMDI全球和戰(zhàn)略質(zhì)量執(zhí)行副總裁Michael J. Ohletz博士表示：“設(shè)計師需要為標準嚴苛和環(huán)境惡劣的汽車引擎蓋內(nèi)環(huán)境挑選元器件，他們需要尋找經(jīng)過驗證的、能夠可靠地承擔15年或以上關(guān)鍵安全功能的IP解決方案。ZMDI之所以選擇了Synopsys的NVM IP，是因為該IP可以滿足我們極其嚴格的規(guī)格，以及我們都要生產(chǎn)可靠的、高質(zhì)量的產(chǎn)品這一共同承諾。”

    隨著汽車IC市場的增長，設(shè)計師需要滿足面向汽車引擎蓋內(nèi)極端環(huán)境的既定質(zhì)量和可靠性標準，即使很小的IC也要考慮成本和尺寸因素。高壓工藝的DesignWare AEON Trim NVM IP憑借Grade 0級溫度范圍和15年以上的數(shù)據(jù)保持能力，使設(shè)計師能夠?qū)崿F(xiàn)更嚴苛和對安全要求很高環(huán)境的應用。

    用于高壓工藝的DesignWare AEON Trim NVM IP包括特殊的測試模式，該模式提高了擦寫速度，并且將測試成本和測試時間降低達3倍。例如，該IP包括批量操作，使設(shè)計者能夠通過單次操作對整個陣列進行快速擦寫。此外，設(shè)計者可以選擇能夠模擬溫度效應的測試條件和測試標準，從而省去了對整個溫度范圍的測試。

    “開發(fā)汽車IC的設(shè)計師們越來越希望NVM IP供應商能夠支持Grade 0級汽車溫度范圍和AEC-Q100標準，同時降低IP面積和測試時間，”Synopsys IP和原型設(shè)計營銷副總裁John Koeter表示：“Synopsys DesignWare AEON Trim NVM IP能夠滿足或超過他們在各個方面的期望值。帶有DesignWare NVM IP的IC每年的發(fā)貨量超過了5億片，Synopsys在提供高質(zhì)量IP的成功記錄，使設(shè)計師能夠滿足行業(yè)對更小尺寸、更低成本和高性能IC的要求。”

供貨

    用于高壓工藝的DesignWare AEON Trim NVM IP現(xiàn)在已經(jīng)開始供貨，可適用于領(lǐng)先的180納米5VCMOS和BCD工藝。

關(guān)于DesignWare IP

    新思科技（Synopsys）是一家為各種SoC設(shè)計提供高質(zhì)量并經(jīng)硅驗證IP解決方案的領(lǐng)先供應商，其豐富的DesignWare IP產(chǎn)品組合包括完整的接口IP解決方案（包括控制器、PHY和下一代驗證IP），模擬IP，各種嵌入式存儲器，邏輯庫，處理器解決方案和子系統(tǒng)。為了加速原型設(shè)計、軟件開發(fā)及SoC集成IP，Synopsys的IP Accelerated 計劃提供IP原型設(shè)計套件、IP軟件開發(fā)套件以及定制化IP子系統(tǒng)，加速了將IP集成到SoC的時間。Synopsys在IP質(zhì)量、全面技術(shù)支持以及強大IP開發(fā)方法方面的大量投資，使設(shè)計者能夠降低集成風險，同時縮短上市時間。如需更多有關(guān)DesignWare IP的信息，請訪問：http://www.synopsys.com/designware。

關(guān)于Synopsys

    Synopsys有限公司(Nasdaq:SNPS)加速了全球電子市場中的創(chuàng)新。作為電子設(shè)計自動化（EDA）和半導體IP領(lǐng)域內(nèi)的領(lǐng)導者，Synopsys提供的軟件、IP和設(shè)計服務可幫助工程師應對設(shè)計、驗證、系統(tǒng)和制造中的各種挑戰(zhàn)。自1986年以來，世界各地的工程師使用Synopsys的技術(shù)已經(jīng)設(shè)計和創(chuàng)造了數(shù)十億個芯片和系統(tǒng)。更多信息，請訪問：http://www.synopsys.com。