??? 摘?要: 在頻率測量" title="頻率測量">頻率測量過程中，±1個計數(shù)誤差通常是限制頻率測量精度" title="測量精度">測量精度進(jìn)一步提高的重要原因。在分析±1個計數(shù)誤差產(chǎn)生原因的基礎(chǔ)上，提出了一種利用被測信號、時鐘基準(zhǔn)和測量門限相位的全同步來消除計數(shù)誤差的頻率測量方法" title="測量方法">測量方法，給出了基于FPGA實現(xiàn)上述測量方法的實驗原型和實驗對比結(jié)果。
??? 關(guān)鍵詞:? 相位同步? 頻率測量? FPGA
?
??? 頻率測量是電子測量技術(shù)中最基本的測量之一。工程中很多測量，如用振弦式方法測量力、時間測量、速度測量、速度控制等，都涉及到頻率測量，或可歸結(jié)為頻率測量。頻率測量方法的精度和效能常常決定了這些測量儀表或控制系統(tǒng)的性能。頻率作為一種最基本的物理量，其測量問題等同于時間測量問題，因此頻率測量的意義更加顯然。
??? 常用數(shù)字頻率測量方法有M法、T法和M/T法。M法是在給定的閘門時間內(nèi)測量被測信號的脈沖個數(shù)，進(jìn)行換算得出被測信號的頻率。這種測量方法的測量精度取決于閘門時間和被測信號頻率。當(dāng)被測信號頻率較低時將產(chǎn)生較大誤差，除非閘門時間取得很大。所以這種方法比較適合測量高頻信號的頻率。T法是通過測量被測信號的周期然后換算得出被測信號的頻率。這種測量方法的測量精度取決于被測信號的周期和計時精度，當(dāng)被測信號頻率較高時，對計時精度的要求就很高。這種方法比較適合測量頻率較低的信號。M/T法具有以上兩種方法的優(yōu)點，它通過測量被測信號數(shù)個周期的時間然后換算得出被測信號的頻率，可兼顧低頻與高頻信號，提高了測量精度。
??? 但是，M法、T法和M/T法都存在±1個字的計數(shù)誤差問題：M法存在被測閘門內(nèi)±1個被測信號的脈沖個數(shù)誤差，T法或M/T法也存在±1個字的計時誤差。這個問題成為限制測量精度提高的一個重要原因。本文在以上方法的基礎(chǔ)上，提出了一種新的頻率測量方法，該方法利用全同步方法消除限制測量精度提高的±1數(shù)字誤差問題，從而使頻率測量的精度和性能大為改善。
1 全同步數(shù)字頻率測量方法的原理
??? M/T法是目前使用比較廣泛的一種頻率測量方法。其核心思想是通過閘門信號與被測信號同步，將閘門時間τ控制為被測信號周期的整數(shù)倍。測量時，先打開參考閘門，當(dāng)檢測到被測信號脈沖沿到達(dá)時開始計時，對標(biāo)準(zhǔn)時鐘計數(shù)；參考閘門關(guān)閉時，計時器并不立即停止計時，而是待檢測到被測信號脈沖沿到達(dá)時才停止計時，完成測量被測信號整數(shù)個周期的過程。測量的實際閘門時間與參考閘門時間可能不完全相符，但最大" title="最大">最大差值不超過被測信號的一個周期。M/T法測量原理如圖1所示。
?
??? 設(shè)實際閘門時間為TS，被測信號周期數(shù)為NX，標(biāo)準(zhǔn)時鐘計時值為NS，頻率為fS，則被測信號的頻率測量值為：
??? 
??? 由于實際閘門時間TS為被測信號周期的整數(shù)倍，因此NX是精確的；而對標(biāo)準(zhǔn)時鐘的計時值則存在誤差ΔNS（|ΔNS|≤1），即標(biāo)準(zhǔn)時鐘計時的真值應(yīng)為NS±ΔNS。由此可知被測信號的頻率真值為：
??? 
??? 若不計標(biāo)準(zhǔn)時鐘的誤差，則測量的相對誤差是：
??? 
??? 可以看出，M/T法實際上就是將測量閘門信號與被測信號同步，使得實際測量時間是被測信號周期的整數(shù)倍，所以M/T法又稱為多周期同步測量法。M/T法中，相對誤差與被測頻率無關(guān)，即對整個測量頻率域等精度測量；對標(biāo)準(zhǔn)時鐘的計數(shù)值NS越大則測量相對誤差越??；提高門限時間TS和標(biāo)準(zhǔn)時鐘頻率" title="時鐘頻率">時鐘頻率可以提高測量精度；在精度不變的情況下，提高標(biāo)準(zhǔn)時鐘頻率可以縮短門限時間，提高測量速度。
??? 由此可見，對閘門時間TS的計時誤差ΔNS是限制M/T法頻率測量精度進(jìn)一步提高的主要原因，消除ΔNS誤差是提高測量精度的有效手段。全同步頻率測量法則是在參考閘門的控制下，尋找與標(biāo)準(zhǔn)時鐘同步的被測信號，并以此信號作為實際閘門的控制信號，實現(xiàn)實際測量閘門信號、標(biāo)準(zhǔn)時鐘、被測信號全同步，從而消除NX和NS測量誤差。
??? 全同步頻率測量法原理如圖2所示。在給出參考閘門信號后，通過一個脈沖同步檢測器檢測被測信號脈沖沿和標(biāo)準(zhǔn)時鐘信號脈沖沿的同步信息，當(dāng)它們同步就開始計時；參考閘門關(guān)閉后，亦檢測被測信號脈沖沿和標(biāo)準(zhǔn)時鐘信號脈沖沿的同步信息，當(dāng)它們同步則停止計時。
?
??? 對于任意的標(biāo)準(zhǔn)時鐘和被測信號，要找到兩者脈沖完全同步的時刻來開啟、關(guān)閉閘門是不現(xiàn)實的，但有可能找到兩者脈沖時間很接近的時刻，來開啟、關(guān)閉實際閘門。在實現(xiàn)脈沖同步檢測電路時，也存在一個脈沖同步檢測的誤差范圍。若以這個脈沖同步檢測電路檢測到脈沖同步的時刻作為開關(guān)信號，可以使得實際閘門的開關(guān)發(fā)生在標(biāo)準(zhǔn)時鐘和被測信號都足夠接近的時刻，從而達(dá)到計數(shù)值量化誤差的最小化。
??? 設(shè)開啟閘門時脈沖同步時間差為Δt1，關(guān)閉閘門時脈沖同步時間差為Δt2，脈沖同步檢測最大時間差值或稱為最大誤差為Δt，則有：|Δt1|≤t，|Δt2|≤Δt。不計標(biāo)準(zhǔn)時鐘誤差，實際閘門與標(biāo)準(zhǔn)時鐘同步，實際閘門時間為TS，則被測信號的頻率測量值為：
??? 
??? 從（6）式可知，頻率測量的最大相對誤差只與脈沖同步檢測最大時間差值Δt和閘門時間TS有關(guān)。將（6）式與（3）式對比可知，標(biāo)準(zhǔn)時鐘周期1/fS和脈沖同步檢測最大時間差值Δt分別是M/T法和本文所述的全同步頻率測量法中限制頻率測量精度提高的原因。顯然，控制Δt來提高頻率測量精度是有效的，而且實現(xiàn)起來比提高標(biāo)準(zhǔn)時鐘頻率更容易。在全同步頻率測量法中，當(dāng)Δt=2.5ns、TS為1s時，頻率測量相對精度可以達(dá)到10－9量級；或當(dāng)Δt=2.5ns、TS取0.001s時，可以實現(xiàn)1000次/s、相對精度達(dá)到10－6量級的快速動態(tài)頻率測量。
2 實驗原型與測試結(jié)果
??? 根據(jù)上述思想，利用VHDL語言，在基于ALTERA公司EPF10K100ARC240-1 FPGA的硬件平臺上實現(xiàn)了一個全同步數(shù)字頻率測量的實驗原型，其原理圖如圖3所示。
?
??? 系統(tǒng)由控制器、脈沖同步檢測、計數(shù)器、頻率換算邏輯、鎖存器和顯示等幾部分組成。其中，脈沖同步檢測是檢測被測信號與標(biāo)準(zhǔn)時鐘是否同步并產(chǎn)生實際閘門控制信號的關(guān)鍵部分，其電氣性能直接影響到頻率測量精度。脈沖同步檢測的設(shè)計仿真結(jié)果如圖4所示。
?
??? 圖4中，pulse1和pulse2為輸入的標(biāo)準(zhǔn)時鐘和被測信號，gate為輸入的參考閘門信號，output為脈沖同步檢測電路產(chǎn)生的實際閘門信號。所設(shè)計電路的脈沖同步檢測最大誤差Δt為 2.5ns，即pulse1和pulse2的上升沿時間如果相差不大于2.5ns，則檢測為兩脈沖同步；反之，則檢測為兩脈沖不同步。
??? 在相同條件下使用全同步頻率測量法與M/T法進(jìn)行頻率測量的對比結(jié)果如表1所示。系統(tǒng)使用的標(biāo)準(zhǔn)時鐘頻率fS為1.000000MHz，被測信號頻率標(biāo)稱值為3.68639MHz。
?
??? 可以看出：閘門時間縮短會影響測量精度，但在同等條件下，全同步頻率測量法的測量精度要高于M/T法；M/T法通過提高標(biāo)準(zhǔn)時鐘頻率或加大閘門時間來提高頻率測量精度，而全同步頻率測量法可以使用較低標(biāo)準(zhǔn)時鐘頻率、較短閘門時間來獲得較好的頻率測量精度。
??? 本文提出的全同步頻率測量方法可以在較低的標(biāo)準(zhǔn)時鐘頻率、較短的閘門時間條件下顯著提高頻率測量的精度，適用于各種頻率測量場合。本文實現(xiàn)的實驗原型主要是為了對本文方法進(jìn)行驗證，在實際應(yīng)用中還需要考慮輸入信號波形失真對精度的影響、相位檢測可能出現(xiàn)的極端情況等問題。
參考文獻(xiàn)
1 羅勝欽. 數(shù)字集成系統(tǒng)芯片（SOC）設(shè)計.北京：北京希望電子出版社，2002
2 張庚辰，秦京文，朱維真，鄭健明. 等精度可變多周期不間斷測頻方法的研究.儀器儀表學(xué)報， 2000；21（6）
3 包 明，趙明富，郭建華. 基于FPGA的高速高精度頻率測量的研究. 單片機(jī)與嵌入式系統(tǒng)， 2003（2）
4 王保強(qiáng)，竇 文，白 紅.高精度測頻方案設(shè)計. 成都信息工程學(xué)院學(xué)報，2002;17(2)
5 侯伯亨，顧 新. VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計.西安：西安電子科技大學(xué)出版社，1999