《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 可編程邏輯 > 設(shè)計應(yīng)用 > 基于FPGA的VGA圖象信號發(fā)生器設(shè)計
基于FPGA的VGA圖象信號發(fā)生器設(shè)計
摘要: 本文采用FPGA+MCU方案,利用了Cyclone系列的FPGA高達(dá)上百兆的工作頻率特性為圖像數(shù)據(jù)處理提供了良好的實(shí)時性,其內(nèi)部集成的數(shù)字鎖相環(huán)為系統(tǒng)的工作時鐘提供的良好的穩(wěn)定性,其內(nèi)部嵌入的存儲器可以存儲一定容量的圖像信息,豐富的I/O資源可以隨即擴(kuò)展外接大容量存儲器的特性,因此由 FPGA完成對圖像數(shù)據(jù)的處理及產(chǎn)生行場掃描時序信號。
關(guān)鍵詞: FPGA VGA圖象 Cyclone 視頻
Abstract:
Key words :

  1、引言

  VGA(視頻圖形陣列)作為一種標(biāo)準(zhǔn)的顯示接口在視頻和計算機(jī)領(lǐng)域得到了廣泛的應(yīng)用。VGA圖像信號發(fā)生器是電視臺、電視機(jī)生產(chǎn)企業(yè)、電視維修人員常用的儀器,其主要功能就是產(chǎn)生標(biāo)準(zhǔn)的圖像測試信號。

  VGA圖像信號發(fā)生器的設(shè)計涉及到圖像數(shù)據(jù)的處理,對電路的工作速度和性能要求較高,VGA工業(yè)標(biāo)準(zhǔn)要求的時鐘頻率高達(dá)25MHz,使用傳統(tǒng)的電子電路設(shè)計方法是難以實(shí)現(xiàn)的。采用專用的視頻處理芯片,其設(shè)計技術(shù)難度大、開發(fā)成本高。本文采用FPGA+MCU方案,利用了Cyclone系列的FPGA高達(dá)上百兆的工作頻率特性為圖像數(shù)據(jù)處理提供了良好的實(shí)時性,其內(nèi)部集成的數(shù)字鎖相環(huán)為系統(tǒng)的工作時鐘提供的良好的穩(wěn)定性,其內(nèi)部嵌入的存儲器可以存儲一定容量的圖像信息,豐富的I/O資源可以隨即擴(kuò)展外接大容量存儲器的特性,因此由 FPGA完成對圖像數(shù)據(jù)的處理及產(chǎn)生行場掃描時序信號。很好地實(shí)現(xiàn)了圖象數(shù)據(jù)處理的實(shí)時性和穩(wěn)定性,達(dá)到了性能與價格的完美統(tǒng)一。此外,F(xiàn)PGA的電路可重構(gòu)性,為系統(tǒng)功能更改和升級以及功能擴(kuò)展提供了很大的設(shè)計空間。由微控制器完成功能設(shè)置與控制,如鍵盤掃描,模式選擇與顯示控制等。

  2、系統(tǒng)的工作原理和組成框圖

  FPGA是整個系統(tǒng)的核心,通過對其編程可輸出RGB三基色信號和HS 、VS行場掃描同步信號。當(dāng) FPGA接受單片機(jī)輸出的控制信號后,內(nèi)部的數(shù)據(jù)選擇器模塊根據(jù)控制信號選通相應(yīng)的圖像生成模塊,輸出圖像信號,與行場掃描時序信號一起通過15針D型接口電路送入VGA顯示器,在VGA顯示器上便可以看到對應(yīng)的彩色圖像。FPGA所需的工作時鐘由外部高精度有源晶振提供;單片機(jī)控制器分析鍵盤掃描結(jié)果,控制液晶顯示模塊顯示相應(yīng)的功能,由LCD顯示輸出圖象和按鍵控制模式,并送出相應(yīng)控制信號給FPGA,系統(tǒng)原理框圖如圖1。

系統(tǒng)原理框圖

  3、VGA顯示器原理

  工業(yè)標(biāo)準(zhǔn)的VGA顯示模式為:640×468×16色×60Hz。常見的彩色顯示器,一般由CRT (陰極射線管)構(gòu)成,彩色是由R、G、B(紅、綠、藍(lán))三基色組成,CRT用逐行掃描或隔行掃描的方式實(shí)現(xiàn)圖像顯示,由VGA控制模塊產(chǎn)生的水平同步信號和垂直同步信號控制陰極射線槍產(chǎn)生的電子束,打在涂有熒光粉的熒光屏上,產(chǎn)生R、G、B三基色,合成一個彩色像素。掃描從屏幕的左上方開始,由左至右,由上到下,逐行進(jìn)行掃描,每掃完一行,電子束回到屏幕下一行的起始位置,在回掃期間,CRT對電子束進(jìn)行消隱,每行結(jié)束是用行同步信號HS進(jìn)行行同步;掃描完所有行,再由場同步信號VS進(jìn)行場同步,并使掃描回到屏幕的左上方,同時進(jìn)行場消隱,預(yù)備下一場的掃描。行同步信號HS 和場同步信號VS是兩個重要的信號。顯示過程中,HS 和VS的極性可正可負(fù),顯示器內(nèi)可自動轉(zhuǎn)換為正極性邏輯。

  行同步信號HS和場同步信號VS的時序圖如圖2所示, T1為行同步消隱(約為6μs);T2為行顯示時間(約為26μs);T3為場同步消隱(兩個行周期);T4為場顯示時間(480個行周期)。

行同步信號HS和場同步信號VS的時序圖

  行同步信號HS和場同步信號VS與圖象信號R、G、B的時序關(guān)系如圖3所示。

行同步信號HS和場同步信號VS與圖象信號R

  對于VGA 顯示器的上述五個信號的時序驅(qū)動要嚴(yán)格遵循“VGA工業(yè)標(biāo)準(zhǔn)”,即640×480×60HZ模式,否則無法顯示正確地圖象。

  VGA工業(yè)標(biāo)準(zhǔn)要求的頻率:

  時鐘頻率:25.175MHz(像素輸出的頻率)

  行頻: 31469Hz

  場頻: 59.94Hz(每秒圖像刷新頻率)

  圖象信號顯示的顏色種類與表示R、G、B三基色的二進(jìn)制數(shù)位數(shù)有關(guān),表1列出了8種顏色的編碼方式。

  4、系統(tǒng)設(shè)計

  4.1 圖像信號產(chǎn)生模塊的設(shè)計

  產(chǎn)生圖像信號的核心器件采用Altera公司的Cyclone FPGA芯片EP1C3T144C8N。它具有多達(dá)20060個邏輯單元。最大用戶I/O數(shù) 104個。器件中M4K存儲塊提供288kbit存儲容量,能夠被配置來支持多種操作模式,包括RAM、ROM、FIFO及單口和雙口模式。

  Cyclone器件具有高級外部存儲器接口,允許設(shè)計者將外部單數(shù)據(jù)率(SDR)SDRAM,雙數(shù)據(jù)率(DDR)、SDRAM和 DDR FCRAM 器件集成到復(fù)雜系統(tǒng)設(shè)計中,而不會降低數(shù)據(jù)訪問的性能。并且還具有兩個可編程鎖相環(huán)(PLL)和八個全局時鐘線,能提供時鐘管理和頻率合成,實(shí)現(xiàn)最大的系統(tǒng)功能。根據(jù)VGA顯示原理,圖象信號產(chǎn)生器的主要功能是:產(chǎn)生時序驅(qū)動信號HS、VS及VGA彩色圖象編碼信號,同時在正確的時序控制下,輸出ROM中的象素數(shù)據(jù)至顯示器的VGA接口,進(jìn)行圖象顯示。FPGA內(nèi)部電路原理結(jié)構(gòu)如圖4。本文利用Altera公司QuartusⅡ6.0開發(fā)平臺,遵循自頂向下的設(shè)計方法,針對各功能模塊,采用VHDL語言對FPGA器件編程,產(chǎn)生HS和VS掃描時序信號及各種圖象信號。

 

FPGA內(nèi)部電路原理結(jié)構(gòu)

  VGA時序信號是圖象顯示的關(guān)鍵,行場掃描時序的產(chǎn)生,是利用邏輯編程的方法實(shí)現(xiàn)的,即用VHDL編寫分頻器,計時器模塊,來獲得T1、T2、T3、T4時序。當(dāng)輸出數(shù)字、彩條信號和棋盤格圖象時,由外部12M有源晶振提供時鐘輸入,其中行頻HS:12MHZ ÷13÷29=31830Hz、場頻VS:31830Hz÷480×0.93=61.67Hz、T1=1/31830Hz×4/29=25.96us、T2=1/31830Hz×5/29=6.04us、T3為兩個行周期(T1+T2),T4為480個行周期。

HS和VS時序的產(chǎn)生原理圖

  圖象信號包括數(shù)字、彩條、棋盤格,和ROM中定制的圖形等。數(shù)字信號和彩條信號的產(chǎn)生是按行場方向?qū)⑵聊桓鬟M(jìn)行8等分,相當(dāng)于一個8×8的點(diǎn)陣,在對應(yīng)位置顯示相應(yīng)顏色即可獲得所需圖像信號;棋盤格信號是將橫彩條和豎彩條相異或獲得。ROM中定制的較為復(fù)雜的彩色圖像,需采用像素點(diǎn)輸出,即將圖像各像素點(diǎn)的信息存儲于ROM中,再以一定的頻率輸出。FPGA器件ROM的定制有兩種方法:第一種方法是利用FPGA器件的嵌入式存儲器定制LPM_ROM,用.MIF文件或.HEX文件對其進(jìn)行初始化,這種方法獲得的ROM最大尋址空間為2 12,可以存儲一幅分辨率為64×64的圖像信息;第二種方法是在FPGA邏輯資源的限度內(nèi)用VHDL語言定制一個ROM,采用CASE語句對其進(jìn)行初始化,這種方法獲得的ROM在存儲深度較大時,編譯時對時間的開銷較大。ROM初始化完成后,在25MHz的時鐘頻率下輸出存儲的圖像信息。其圖象顏色種類的多少取決于存儲空間的大小。

  ROM定制的圖象信息是利用FPGA嵌入的存儲器定制LPM_ROM,可以用于存儲一幅64×64分辨率的圖像信息,數(shù)據(jù)線寬為3位,地址線12根,采用組合尋址方式,即行地址HSADDRESS占低6位,場地址VSADDRESS占高6位;若要顯示更為復(fù)雜的圖象信息,只需擴(kuò)展存儲器及尋址的數(shù)據(jù)線寬度,為了保證行地址信號輸出與行掃描信號輸出同步,場地址信號輸出與場掃描信號輸出同步,在VHDL編程時,可用25MHz時鐘作為進(jìn)程的啟動信號。輸出信號的時序波形如圖6所示。各種圖象信號的輸出是由數(shù)據(jù)選擇器通過VHDL編程實(shí)現(xiàn)的。

輸出信號的時序波形

  4.2 視頻輸出接口電路部分設(shè)計

  VGA 接口采用非對稱分布的15pin 連接方式,其工作原理是將顯存內(nèi)以數(shù)字格式存儲的圖像( 幀) 信號在RAMDAC 里經(jīng)過模擬調(diào)制成模擬高頻信號,然后進(jìn)行輸出顯示,這樣VGA信號就不必像其它視頻信號那樣還要經(jīng)過矩陣解碼電路的換算。從視頻成像原理可知VGA的視頻傳輸過程是最短的,所以VGA 接口擁有許多的優(yōu)點(diǎn),如無串?dāng)_、無電路合成分離損耗等。視頻輸出與VGA 接口如圖7。

視頻輸出與VGA 接口

  4.3 模式控制與顯示部分設(shè)計

  為了實(shí)現(xiàn)人機(jī)對話,模式控制與顯示即人機(jī)接口的設(shè)計,選用LCD顯示器和矩陣鍵盤,使接口和顯示更加友好。要求能根據(jù)鍵盤掃描結(jié)果,控制不同的圖象信號輸出,并進(jìn)行相應(yīng)的功能顯示。采用單片機(jī)89S51作為控制器,對鍵盤模塊和功能顯示模塊進(jìn)行控制。用C語言編程,對鍵盤進(jìn)行掃描和液晶顯示模塊的控制。當(dāng)然也可以對FPGA器件編程,實(shí)現(xiàn)對鍵盤模塊和功能顯示模塊的控制。但需占用FPGA器件的邏輯資源,會對定制圖像信息的存儲空間造成影響。

  本設(shè)計采用4×4矩陣式鍵盤,行、列線占用單片機(jī)8個I/O口資源,鍵盤掃描過程是列掃描行輸出,逐列掃描,讀取鍵值,根據(jù)讀回的值判斷所按鍵的位置,按鍵消抖采用延時消抖方式,根據(jù)鍵值跳轉(zhuǎn)執(zhí)行相應(yīng)功能程序。顯示器采用TS-12864-3液晶顯示屏,由單片機(jī)控制及驅(qū)動,顯示系統(tǒng)當(dāng)前工作狀態(tài)等信息。

  5、結(jié)束語

  隨著數(shù)字圖像處理的應(yīng)用領(lǐng)域不斷擴(kuò)大,其實(shí)時處理技術(shù)成為研究的熱點(diǎn)。EDA(電子設(shè)計自動化)技術(shù)的迅猛發(fā)展為數(shù)字圖像實(shí)時處理技術(shù)提供了硬件基礎(chǔ)。其中FPGA的特點(diǎn)使其非常適用于進(jìn)行一些基于像素級的圖像處理。 本文設(shè)計的基于FPGA的數(shù)字圖像實(shí)時生成系統(tǒng),可以實(shí)現(xiàn)各種數(shù)字、文字、彩條、ROM圖像信號輸出。其圖像顯示控制器的系統(tǒng)處理耗時小于20ms,完全達(dá)到了實(shí)時要求(50場/秒)。所進(jìn)行的原理試驗取得了良好的效果。

  本系統(tǒng)可以作為顯示器測試信號發(fā)生器,適用于顯示器生產(chǎn)廠或者維修人員 、計算機(jī)房、以及單位用戶、甚至個人用戶,進(jìn)行無需連接主機(jī)的畫面演示、測試、檢查,和維修后調(diào)試,通過對標(biāo)準(zhǔn)圖形的觀察和分析,能夠判斷顯示器的總體性能或維修后效果。

  本設(shè)計還可以作一些擴(kuò)展,如添加語音處理電路,實(shí)現(xiàn)圖像輸出時同步輸出語音;還可以外接大容量存儲器,采用8位二進(jìn)制數(shù)據(jù)表示R、G、B三基色,實(shí)現(xiàn)256色輸出,使顯示的圖像色彩更加豐富。

此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權(quán)禁止轉(zhuǎn)載。