1．2? NVDK C6416的主要特點
??? NVDK作為網(wǎng)絡(luò)及視頻開發(fā)套件，把很多音視頻接口及網(wǎng)絡(luò)接口直接做在板卡上，給采用TI C6000系列DSP芯片作為處理單元的開發(fā)用戶提供了便利的前端平臺。它為項目演示、算法實現(xiàn)、原型制作、數(shù)據(jù)仿真、FPGA開發(fā)和軟件優(yōu)化提供了完整的DSP開發(fā)平臺。其主要特點如下：
??? ·C6416 DSP內(nèi)核：600MHz時鐘頻率及8指令并行結(jié)構(gòu)，最高可以達(dá)到4800MIPS的處理能力。
??? ·視頻特點：在輸入端，NVDK能夠捕獲PAL制或NTSC制的模擬視頻信號，可以采用復(fù)合視頻(CVBS)或者S-video視頻信號輸入，輸入模擬視頻信號被數(shù)字化為YUV422數(shù)字視頻格式。在輸出端，NVDK在支持復(fù)合視頻(CVBS)以及S-Video輸出的同時，還提供了SVGA輸出模式，可以直接將信號輸出到顯示器上。就圖像尺寸而言，視頻采集提供FULL、CIF和QCIF三種圖像格式，視頻輸出提供FULL和CIF兩種圖像格式。
??? ·音頻特點：提供兩路雙聲道音頻輸出，CD音質(zhì)的輸入輸出立體聲接口，另外還提供一路單聲道的麥克風(fēng)輸入。
??? ·主接口：提供了PCI接口，允許與PC機(jī)相連。該板既可以以PCI模式運行，也可以單獨脫機(jī)工作。
??? ·網(wǎng)絡(luò)接口：以太網(wǎng)接口為視頻碼流的網(wǎng)絡(luò)傳輸帶來了方便。
??? ·外部擴(kuò)展存儲器：256M 64位寬擴(kuò)展內(nèi)存SDRAMA和8M 32位寬擴(kuò)展內(nèi)存SDRAMB及4MB FLASH ROM提供了足夠的內(nèi)存空間和靈活的內(nèi)存分配方案。
2? H.264視頻壓縮標(biāo)準(zhǔn)
??? H.264是由ITU-T 視頻編碼專家組（VCEG）和ISO/IEC移動圖像專家組（MPEG）共同提出的最新國際視頻編碼標(biāo)準(zhǔn)。它在H.261、H.263視頻壓縮標(biāo)準(zhǔn)的基礎(chǔ)上，進(jìn)行了進(jìn)一步的改進(jìn)和擴(kuò)展。其目的是為了進(jìn)一步降低編碼碼率，提高壓縮效率，同時提供一個友好的網(wǎng)絡(luò)接口，使得視頻碼流更適合在網(wǎng)絡(luò)上傳送^[2]。由于該標(biāo)準(zhǔn)可以提供更低的碼率，所以更適合應(yīng)用于多媒體通信領(lǐng)域。
??? H.264主要有以下新特點：
??? ·網(wǎng)絡(luò)適配層NAL（Network Abstraction Layer）。
??? 傳統(tǒng)的視頻編碼編完的視頻碼流在任何應(yīng)用領(lǐng)域下（無論用于存儲、傳輸?shù)龋┒际墙y(tǒng)一的碼流模式，視頻碼流僅有視頻編碼層（Video Coding Layer）。而H.264根據(jù)不同應(yīng)用增加不同的NAL片頭，以適應(yīng)不同的網(wǎng)絡(luò)應(yīng)用環(huán)境，減少碼流的傳輸差錯。
??? ·幀內(nèi)預(yù)測編碼模式（Intra Prediction Coding）。
??? 幀內(nèi)預(yù)測編碼合理地利用了I幀的空間冗余度，從而大大降低了I幀的編碼碼流。
??? ·自適應(yīng)塊大小編碼模式（Adaptive Block Size Coding）。
??? H.264允許使用16×16、16×8、8×16、8×8、8×4、4×8、4×4等子塊預(yù)測和編碼模式，采用更小的塊和自適應(yīng)編碼的方式，使得預(yù)測殘差的數(shù)據(jù)量減少，進(jìn)一步降低了碼率。
??? ·高精度亞像素運動估計" title="運動估計">運動估計（High precision sub-pel Motion Estimation）。
??? H.264中明確提出了運動估計采用亞像素運動估計的方法，并制定1/4像素和1/8像素可選的運動估計方法。亞像素運動估計，提高了預(yù)測精度，同時降低了殘差的編碼碼率。
??? ·多幀運動補(bǔ)償技術(shù)（Multi-frame Motion Compensation）。
??? 傳統(tǒng)的視頻壓縮編碼采用一個（P幀）或兩個（B幀）解碼幀作為當(dāng)前幀預(yù)測的參考幀。在H.264中，最多允許5個參考幀，通過在更多的參考幀里進(jìn)行運動估計和補(bǔ)償，找到殘差更小的預(yù)測塊，降低編碼碼率。
??? ·整形變換編碼（Inter Transform Coding）。
??? H.264采用整形變換代替DCT變換，整形變換采用定點運算代替浮點運算。采用這種變換，不僅可以降低編解碼的時間，而且，為該算法在多媒體處理平臺上實現(xiàn)帶來了方便。在這一點上，H.264視頻編碼標(biāo)準(zhǔn)更適合作為多媒體終端的編解碼標(biāo)準(zhǔn)。
??? ·兩種可選擇熵編碼" title="熵編碼">熵編碼CAVLC和CABAC。
??? CAVLC（Context-based Adaptive Variable Length Coding）：基于內(nèi)容的自適應(yīng)變長編碼。
??? CABAC（Context-based Adaptive Binary Arithmetic Coding）：自適應(yīng)二進(jìn)制算術(shù)編碼。
??? 以往的視頻壓縮標(biāo)準(zhǔn)中，都采用Huffman編碼與變長編碼相結(jié)合的方法進(jìn)行熵編碼。Huffman編碼雖然是一種很好用的熵編碼方法，但是其編碼效率并不是最高的，而且，Huffman編碼的抗差錯性能很低。H.264中采用了兩種可以選擇的熵編碼方法：CAVLC編碼抗差錯能力比較高，但是編碼效率不是很高；CABAC編碼是一種高效率的熵編碼方法，但是計算復(fù)雜度很高。兩者各有優(yōu)缺點，所以針對不同的應(yīng)用，選擇不同的編碼方法。

3? H.264解碼器算法的DSP實現(xiàn)和優(yōu)化
3.1? 在PC機(jī)上實現(xiàn)H.264算法并進(jìn)行優(yōu)化
??? ITU-T官方提供的H.264的核心算法不僅在代碼結(jié)構(gòu)上需要改進(jìn)，而且在具體的核心算法上也需要做大的改動，才能達(dá)到實時的要求。這一步需要做的具體工作包括：去處冗余代碼、規(guī)范程序結(jié)構(gòu)、全局和局部變量的調(diào)整和重新定義、結(jié)構(gòu)體的調(diào)整等。
3.2? PC機(jī)H.264代碼的DSP化
???? C6000開發(fā)工具Code Composer Studio有自己的ANSI C編譯器和優(yōu)化器，并有自己的語法規(guī)則和定義，所以在DSP上實現(xiàn)H.264的算法要把PC機(jī)上C語言編寫的H.264代碼進(jìn)行改動，使其完全符合DSP中C的規(guī)則。
這些改動包括：去除所有的文件操作；去除可視化界面的操作；合理安排內(nèi)存空間的預(yù)留和分配；規(guī)范數(shù)據(jù)類型——因為C6416是定點DSP芯片，只支持四種數(shù)據(jù)類型：short型（16 bit）、int（32bits）、long型（40bits）和double型（64bits），因此必須對數(shù)據(jù)進(jìn)行重新規(guī)范，把浮點數(shù)的運算部分近似用定點表示，或用定點實現(xiàn)浮點運算；根據(jù)內(nèi)存的分配定義遠(yuǎn)近程常量和變量；把常用的數(shù)據(jù)在數(shù)據(jù)結(jié)構(gòu)" title="數(shù)據(jù)結(jié)構(gòu)">數(shù)據(jù)結(jié)構(gòu)中提取出來，以near型數(shù)據(jù)定義在DSP內(nèi)部存儲空間，以減少對EMIF端口的讀取，從而提高速度。
3.3? H.264的DSP算法優(yōu)化^[3]
??? 通過把PC機(jī)H.264代碼DSP化，可以在DSP上實現(xiàn)H.264的編解碼算法，但是，這樣實現(xiàn)的算法運行效率很低，因為所有的代碼都是由C語言編寫，并沒有完全利用DSP的各種性能。所以必須結(jié)合DSP本身的特點，對其進(jìn)一步優(yōu)化，才能實現(xiàn)H.264視頻解碼器算法對視頻圖像的實時處理。
??? 對DSP代碼的優(yōu)化共分為三個層次：項目級優(yōu)化、C程序級優(yōu)化、匯編程序級優(yōu)化。
??? (1)項目級優(yōu)化：主要是通過選擇CCS提供的編譯優(yōu)化參數(shù)，根據(jù)H.264系統(tǒng)的要求進(jìn)行優(yōu)化，通過不斷地對各個參數(shù)（ -mw -pm -o3 -mt等）的選擇、搭配、調(diào)整，改善循環(huán)、多重循環(huán)體的性能，進(jìn)行軟件流水，從而提高軟件的并行性。
??? (2)C程序級優(yōu)化：主要是針對采用的DSP的具體特點進(jìn)行代碼的功能精簡、數(shù)據(jù)結(jié)構(gòu)的優(yōu)化、循環(huán)的優(yōu)化、代碼的并行化處理。在這里主要工作包括以下部分：去除掉SNR計算、幀率及其他輔助信息的程序模塊。函數(shù)及數(shù)據(jù)映射區(qū)域的調(diào)整，把經(jīng)常用的數(shù)據(jù)存儲在片內(nèi)存儲器中，頻繁調(diào)用的程序盡可能映射在相鄰或相近的存儲區(qū)域。C函數(shù)的并行化處理，針對并行化效果差的函數(shù)，尤其是多重循環(huán)體，要進(jìn)行循環(huán)拆解，將多重循環(huán)拆解為單重循環(huán)。減少存儲區(qū)數(shù)據(jù)的讀取和存儲，尤其是片外存儲區(qū)域數(shù)據(jù)的調(diào)用，以減少時間。數(shù)據(jù)結(jié)構(gòu)的重定義和調(diào)整。
??? 下面以數(shù)據(jù)結(jié)構(gòu)的調(diào)整說明如何合理利用DSP特性進(jìn)行軟件優(yōu)化。
??? 數(shù)據(jù)結(jié)構(gòu)是指數(shù)據(jù)的類型及其在內(nèi)存空間的分配方式，不同的數(shù)據(jù)結(jié)構(gòu)，對程序的性能有不同的影響。因此，數(shù)據(jù)結(jié)構(gòu)的調(diào)整對程序在DSP上并行執(zhí)行是必不可少的步驟。
??? 在H.264解碼器內(nèi)核代碼中，數(shù)組mpr[i][j]用來存放一個宏塊的預(yù)測系數(shù)，數(shù)據(jù)類型是int型，其中i、j是該系數(shù)的坐標(biāo)。但是預(yù)測系數(shù)實際上只有8位位寬，所以，定義成byte型就足夠了。這樣一方面節(jié)省了內(nèi)存空間，另一方面，用byte類型可以直接使用LDW指令代替LDB指令，一次讀取4個數(shù)據(jù)，節(jié)省了讀取時間。因為H.264中對系數(shù)的讀取都是以塊為單位的，而內(nèi)核中的mpr數(shù)據(jù)結(jié)構(gòu)顯然不能充分利用DSP的特性，所以數(shù)據(jù)存儲結(jié)構(gòu)也需要調(diào)整，把mpr中每一個塊分配到一個連續(xù)的內(nèi)存空間有利于數(shù)據(jù)的傳送，如圖2所示。這樣，每一次確定了一個塊以后，只要更改一維的信息就能確定系數(shù)的位置，而原始的結(jié)構(gòu)對每一個系數(shù)都有確定兩位系數(shù)。通過這樣的數(shù)據(jù)調(diào)整，可以明顯地提高程序的運行速度。

?

??? (3)匯編程序級優(yōu)化。匯編級的優(yōu)化包括兩部分：采用線性匯編語言進(jìn)行優(yōu)化和直接用匯編語言進(jìn)行優(yōu)化。由于系統(tǒng)編譯器的局限性，并不能將全部的函數(shù)都很好地優(yōu)化，這樣就需要統(tǒng)計比較耗時的C語言函數(shù)，用匯編語言重新編寫。這些函數(shù)包括：插值" title="插值">插值函數(shù)、幀內(nèi)預(yù)測函數(shù)、整形反變換等函數(shù)。
??? 下面以差值函數(shù)中的一段來說明匯編編寫帶來的性能提高。
??? 橫向1/2插值源代碼：
??? ????? for (j = 0; j < BLOCK_SIZE; j++) {
??? ??????? for (i = 0; i < BLOCK_SIZE; i++) {
??? ????????? for (result = 0, x = -2; x < 4; x++)
??? ??????????? result += mref[ref_frame][ y_pos+j][ x_pos+i+x]*COEF[x+2];
??? ????????? block[i][j] = max(0, min(255, (result+16)/32));
??? ??????? }
??? ????? }
??? 該段代碼采用一個六階濾波器來插值1/2位置的像素值，共插出16個值（一個塊）。源代碼采用三重循環(huán)，內(nèi)層循環(huán)是插值濾波器，如果直接用編譯器把源代碼編譯成匯編的話，內(nèi)部循環(huán)都要反復(fù)讀取一些內(nèi)存數(shù)據(jù)。采用匯編自己編寫，則可以改進(jìn)算法，大大降低函數(shù)的運行時間。
??? 如圖3所示，在插值第一個半像素位置時，要在內(nèi)存中讀取1～6像素的值，插值第二個半像素位置時，要讀取2～7點的值，這樣，就反復(fù)讀取了2～5像素點的值，而且，插值一個點需要進(jìn)行6次乘法、5次加法。用匯編語言編寫，手工排流水線，可以降低數(shù)據(jù)的讀取次數(shù)，同時減少了乘、加法指令數(shù)。首先，采用LDNW指令直接讀取8個數(shù)據(jù)到寄存器中，每次插值直接使用寄存器而不再去內(nèi)存中讀取數(shù)據(jù)。另外，采用DOTPSU4乘累加命令代替MPL指令，將四次乘法和3次加法用一條指令來代替，減少了指令數(shù)目。

?