直接數(shù)字頻率合成(DDS)技術(shù)具有頻率切換速度快、分辨率高、頻率和相位易于控制等特點(diǎn)，因此在各種數(shù)字系統(tǒng)中得到越來(lái)越廣泛的應(yīng)用，成為現(xiàn)代電子系統(tǒng)及設(shè)備中頻率源設(shè)計(jì)的首選。但是，由于采樣速率和DAC轉(zhuǎn)換速率難以提高，限制了DDS技術(shù)在UHF波段及微波頻段的使用。這是因?yàn)楦鶕?jù)奈斯奎特采樣定理，DDS輸出信號(hào)的頻率必須小于等于采樣頻率的一半。而目前的采樣頻率最高也只能達(dá)到幾百兆赫左右，另外高速的DAC也是非常難于實(shí)現(xiàn)的。
　　為了在更高頻率上使用DDS技術(shù)，通常需要采用上變頻的技術(shù)。傳統(tǒng)的上變頻技術(shù)一般采用鎖相環(huán)(PLL)或利用混頻器進(jìn)行混頻來(lái)實(shí)現(xiàn)。然而，采用鎖相環(huán)技術(shù)實(shí)現(xiàn)上變頻時(shí)存在以下問題：(1)它嚴(yán)重地提高了信號(hào)的
　　相位噪聲;(2)大大地降低了信號(hào)的頻率分辨率;(3)頻率切換的速率比較慢，甚至達(dá)到DDS頻率設(shè)置時(shí)間的10 000倍;(4)變頻的范圍有限。因此，利用DDS技術(shù)產(chǎn)生的信號(hào)作為鎖相環(huán)的參考信號(hào)來(lái)實(shí)現(xiàn)上變頻不是很理想。采用混頻器實(shí)現(xiàn)上變頻，雖然不會(huì)產(chǎn)生上述問題，但混頻后的信號(hào)一般為雙邊帶信號(hào)(LO＋DDS,LO-DDS)，而且本振" title="本振">本振信號(hào)也有殘留。如果采用濾波器濾掉多余的邊帶和載頻來(lái)實(shí)現(xiàn)單邊帶，一般很難實(shí)現(xiàn)，而在較高頻段上則根本不可能。
　　AD公司推出的一種集成電路AD8346解決了如何方便、經(jīng)濟(jì)地在L波段上應(yīng)用DDS技術(shù)的問題。它采用正交調(diào)制的方法，使輸出的射頻信號(hào)對(duì)載頻和另一個(gè)邊帶的幅度抑制達(dá)到36dB以上，而且對(duì)原始的信號(hào)質(zhì)量幾乎沒有任何有害的影響。把它與該公司的DDS芯片AD9854進(jìn)行組合運(yùn)用，使用起來(lái)既方便，又能取得很好的性能。下面對(duì)由AD9854與AD8346構(gòu)成的射頻信號(hào)發(fā)生器進(jìn)行詳述。
1 信號(hào)發(fā)處器的總體設(shè)計(jì)
　　信號(hào)發(fā)生器主要由接口電路、C8051F單片機(jī)、AD9854 DDS頻率合成芯片、低通濾波、AD8346正交上變頻調(diào)制器等組成。其組成框圖如圖1所示。

　　發(fā)生器的工作原理如下：?jiǎn)纹瑱C(jī)是整個(gè)系統(tǒng)的控制中心，由它控制AD9854的輸出。控制設(shè)備(儀器中的嵌入式計(jì)算機(jī)或外部的計(jì)算機(jī))通過RS232接口,把所需的頻率碼、工作模式、幅度碼、相位碼等有關(guān)信息發(fā)送到C8051F單片機(jī)，單片機(jī)經(jīng)過運(yùn)算后產(chǎn)生一定的模式控制字" title="控制字">控制字、頻率控制字、相位控制字和幅度控制字，按照相應(yīng)的寄存器地址寫入到DDS芯片AD9854中去，使其輸出一定頻率、相位和幅值的兩路正交的正弦波信號(hào),然后經(jīng)過低通濾波器濾波形成平滑的正弦波，再通過接口電路，把兩路單端信號(hào)變換成為帶一定直流偏置的兩路差分信號(hào)，作為AD8346的輸入基帶信號(hào)" title="基帶信號(hào)">基帶信號(hào)與高穩(wěn)本振信號(hào)進(jìn)行正交上變頻，最后輸出高精度的射頻信號(hào)。
　　使用RS232接口作為系統(tǒng)控制接口主要考慮的是其結(jié)構(gòu)簡(jiǎn)單。C8051F單片機(jī)本身帶有UART接口，所以只需通過一個(gè)簡(jiǎn)單的電平轉(zhuǎn)換電路即可實(shí)現(xiàn)與外界的RS232通訊，使用起來(lái)非常方便。雖然，由于速度的原因，用串口通訊" title="串口通訊">串口通訊會(huì)影響整個(gè)系統(tǒng)的頻率響應(yīng)時(shí)間，但在一般的應(yīng)用場(chǎng)合應(yīng)該是綽綽有余的。另外，發(fā)生器也可以直接使用ESIA接口，通過可編程邏輯器件對(duì)AD9854進(jìn)行控制。
2 信號(hào)發(fā)生器硬件電路的實(shí)現(xiàn)
　　信號(hào)發(fā)生器的硬件電路主要包括三大部分：?jiǎn)纹瑱C(jī)電路、DDS電路和正交上變頻電路。
2.1 單片機(jī)電路
　　信號(hào)發(fā)生器采用C8051F單片機(jī)作為整個(gè)系統(tǒng)的控制中心，主要考慮到其結(jié)構(gòu)簡(jiǎn)單，使用方便。采用的單片機(jī)為美國(guó)Cygnal集成產(chǎn)品公司的C8051F005單片機(jī)。該單片機(jī)是完全集成的混合信號(hào)系統(tǒng)級(jí)芯片(SoC)，具有與MCS-51指令集完全兼容的高速CIP-51內(nèi)核，峰值速度可達(dá)25MIPS；在一個(gè)芯片內(nèi)集成了構(gòu)成一個(gè)單片機(jī)數(shù)據(jù)采集或控制系統(tǒng)所需要的幾乎所有模擬外設(shè)和數(shù)字外設(shè)以及其他功能部件，并具有32KB的可在系統(tǒng)(ISP)編程和可在應(yīng)用(IAP)編程的FLASH存儲(chǔ)器，在使用時(shí)可以隨時(shí)根據(jù)需要對(duì)系統(tǒng)進(jìn)行重新編程；單片機(jī)中還配置了標(biāo)準(zhǔn)的JTAG接口(IEE1149.1),在上位機(jī)軟件支持下，通過串行的JTAG接口可直接對(duì)產(chǎn)品進(jìn)行仿真調(diào)試，調(diào)試十分方便。該JTAG接口不僅支持FLASH ROM的讀/寫操作及非侵入式在系統(tǒng)調(diào)試，它的JTAG邏輯還為在系統(tǒng)測(cè)試提供邊界掃描功能，通過對(duì)邊界寄存器的編程控制，可以對(duì)所有的器件引腳、SFR總線和I/O弱上拉功能實(shí)現(xiàn)觀察和控制。
　　在本設(shè)計(jì)中，單片機(jī)主要完成以下功能：
　　(1) 與控制計(jì)算機(jī)進(jìn)行通訊；
　　(2) 根據(jù)輸入的信息產(chǎn)生各種控制字。
　　(3) 對(duì)DDS芯片寫入頻率控制字、幅度控制字、相位控制字和模式控制字，產(chǎn)生各種控制信號(hào)。
　　C8051F005單片機(jī)共有四個(gè)8位通用數(shù)字接口，分別為P0、P1、P2、P3端口，這些端口既可以定義為對(duì)應(yīng)的I/O端口，又可以分配給內(nèi)部的任何一個(gè)數(shù)字資源，具體的配置通過優(yōu)先權(quán)交叉開關(guān)譯碼器來(lái)實(shí)現(xiàn)。在本設(shè)計(jì)中，單片機(jī)的P1端口作為AD9854的數(shù)據(jù)線接口，P2端口的低六位作為AD9854的地址線接口,P3端口用作AD9854寫時(shí)鐘信號(hào)WRB、讀時(shí)鐘信號(hào)RDB、寄存器更新時(shí)鐘信號(hào)UPdata CLK、串/并數(shù)據(jù)輸入選擇信號(hào)S/P Select、復(fù)位信號(hào)等的接口。
　　由于C8051F005單片機(jī)內(nèi)部集成了UART控制器，，所以只需通過優(yōu)先權(quán)交叉開關(guān)譯碼器把接收管腳RX和發(fā)射管腳TX分配到通用I/O端口即可，本設(shè)計(jì)將TX分配到P0.0管腳，RX被分配到P0.1管腳。串口通訊的波特率可以由單片機(jī)內(nèi)的定時(shí)器自由設(shè)定。應(yīng)當(dāng)指出的是：當(dāng)使用串口通訊時(shí)，單片機(jī)的時(shí)鐘一定要選用外部高穩(wěn)時(shí)鐘，而不能使用內(nèi)部時(shí)鐘。因?yàn)閱纹瑱C(jī)的內(nèi)部時(shí)鐘頻率會(huì)隨著外部溫度的變化發(fā)生漂移，從而引起波特率的變化，導(dǎo)致串口通訊不正常。
2.2 DDS電路
　　DDS電路包括AD9854外圍電路、低頻濾波電路等。AD9854的接口信號(hào)主要包括8位數(shù)據(jù)總線、6位地址線、參考時(shí)鐘、讀寫時(shí)鐘、更新時(shí)鐘等。各種控制字的輸入可以串行輸入，也可以并行輸入，由S/P Select管腳決定。一般來(lái)說使用并行輸入相對(duì)方便一點(diǎn)，只需對(duì)S/P Select管腳輸入邏輯高電平即可。在本系統(tǒng)中，數(shù)據(jù)采用并行輸入，在寫時(shí)鐘的上升沿把8位數(shù)據(jù)鎖入到相應(yīng)的寄存器。另外，頻率控制字送到AD9854的數(shù)據(jù)寄存器后，還必須通過一個(gè)更新時(shí)鐘才能將相應(yīng)的數(shù)據(jù)送到相位累加器，成為有效的頻率輸出。AD9854有兩種方式產(chǎn)生更新時(shí)鐘：一種由芯片內(nèi)部將時(shí)鐘分頻后自動(dòng)產(chǎn)生，另一種由外部提供。更新時(shí)鐘的上升沿把相應(yīng)的頻率控制字送到相位累加器，從而輸出所需要的頻率信號(hào)。
　　AD9854的頻率控制字達(dá)到48位，當(dāng)器件的工作時(shí)鐘頻率達(dá)到最高300MHz時(shí)，輸出頻率的分辨率仍能達(dá)到1mHz，完全能滿足一般系統(tǒng)的性能指標(biāo)要求。另外AD9854的內(nèi)部還有一個(gè)可編程的參考時(shí)鐘乘法器，乘法器的設(shè)置范圍為4～20。當(dāng)輸入10MHz的參考時(shí)鐘時(shí)，器件最高可以工作在200MHz的內(nèi)部時(shí)鐘上，使用起來(lái)比較方便。當(dāng)然也可以旁路掉參考時(shí)鐘乘法器，使器件內(nèi)部工作時(shí)鐘直接為參考時(shí)鐘。
2.3 上變頻模塊
　　上變頻模塊主要包括AD8346外圍電路、接口電路等。AD8346使用時(shí)需要較少的外圍電路，它的本振頻率范圍為800M～2.5GHz，本振輸入幅度要求大于10dB?；鶐盘?hào)的頻率范圍為DC～70MHz，AD8346的控制非常靈活，只要交換I、Q兩個(gè)通道的輸入的基帶信號(hào)，就可以實(shí)現(xiàn)對(duì)輸出上下邊帶的取舍。
　　AD8346使用的基本外圍電路比較簡(jiǎn)單，電源供電幅度范圍為2.7～5.5V。但兩個(gè)供電管腳都必須接100pF和0.01μF的去耦電容，而且應(yīng)盡可能近地放在這兩個(gè)管腳的旁邊。它的ENBL管腳可以調(diào)節(jié)器件進(jìn)入休眠狀態(tài)，此時(shí)該管腳的電壓應(yīng)低于0.5V。LO(本振)輸入必須AC耦合，最好采用差分驅(qū)動(dòng)；如果采用單端驅(qū)動(dòng)(另一輸入腳通過電容接地)，則會(huì)略微提高輸出信號(hào)中LO(本振)信號(hào)的功率電平。LO的輸入功率要求在-6dBmW～-12dBmW之間。理論上最好的輸入功率為-10dBmW，高的輸入功率會(huì)降低線性度；而低的輸入功率又將增加輸出信號(hào)的噪聲電平。
　　AD8346的兩個(gè)基帶信號(hào)輸入通道I和Q必須差分驅(qū)動(dòng)。為了得到理想的性能，差分驅(qū)動(dòng)峰值電壓最好達(dá)到2V，并直流偏置1.2V。也就是說每一路輸入信號(hào)的電壓擺動(dòng)范圍為0.7~1.7V。所以利用該器件時(shí)，必須解決好基帶信號(hào)的接口問題。圖2為AD8346與AD9854配套使用時(shí)的一種典型接口電路，這個(gè)匹配電路簡(jiǎn)單實(shí)用。兩個(gè)信號(hào)變壓器有三個(gè)作用，一是調(diào)整輸入信號(hào)的幅度到合適的水平，二是把輸入的單端信號(hào)轉(zhuǎn)換成差分信號(hào)，三是通過變壓器輸出端的中間抽頭給輸出電路提供約1.2V的直流偏置電壓，而1.2V的直流偏置由兩個(gè)二極管產(chǎn)生，簡(jiǎn)單實(shí)用。這樣基本上解決了AD8346對(duì)輸入基帶信號(hào)的匹配要求。在本設(shè)計(jì)中，由于AD9854的頻率輸出范圍有限，所以輸出頻率主要由本振頻率決定。AD8346實(shí)際輸出的信號(hào)頻率，對(duì)本振的抑制比達(dá)到了40dB以上，滿足了一般儀器的性能需要。