1 引 言
上變頻器是射頻發(fā)射機不可或缺的重要器件，其性能受電磁兼容等多方面的影響，因此上變頻器的設計是保證輸出信號質量的重要前提。
當前市場上有多款針對特定應用的上變頻芯片，但是在使用上缺乏靈活性。主要的上變頻電路設計也針對相應頻點或頻段，并且缺少針對精確的輸出功率控制和運行時可變頻點的設計。本文結合工程實際應用設計了一種以L波段為主的兼容多波段上變頻器，包括混頻、鎖相環(huán)（PLL）電路，自動增益控制（AGC）電路、衰減和電磁屏蔽多方面內容。
本文綜合考慮各個影響因素，設計的兼容多波段上變頻器可以靈活的設置本振信號頻點，精確的控制輸出功率。實際測試表明本振信號穩(wěn)定，頻率可以選用不同的器件實現(xiàn)在L波段的任意設置，能夠實現(xiàn)－130dBm的低功率信號輸出，并且可以在－130dBm到－80dBm之間以0.25dB步進實時調整。
2 上變頻器原理
上變頻器的組成原理框圖如圖1所示。
圖1 上變頻器總體框圖
上變頻器的輸入信號為I/Q兩路，與單路混頻上變頻相比可以更好地抑制載波和一個邊帶。為了使射頻輸出能夠進行精確的功率控制，信號濾波后使用AGC電路去除器件噪聲和輸入信號不穩(wěn)的影響，結合多級數(shù)控衰減器和固定衰減器輸出組成的衰減網絡，達到功率控制的目的。本振模塊采用可編程的PLL電路，使設計可以應用于L波段多個頻點上變頻器的本振信號產生。寫頻控制信號和衰減控制信號由上級電路給出，用于上變頻器控制相應的模塊。
3 主要模塊的分析和設計
3.1 IQ調制電路分析和設計
假設兩路中頻信號分別為i（t）、q（t），正交的載波分別為si、sq，輸出信號為S，則有：
其中，i（t）＝cosωCt ，q（t）＝sinωCt ，si＝cosωLt ，sq＝sinωLt
由此可見當兩路信號正交時，載波和一個邊帶被完全抑制，這就減少了對射頻濾波器的要求。如果兩路信號不正交，令i（t）＝Acos（ωCt＋φ）＋B ，其中A表示信道增益不平衡，φ表示相位不平衡，B表示直流偏差，則：
此時，輸出信號不能完全抑制載波和一個邊帶，且會對需要的邊帶產生影響。為了減少IQ正交性對輸出信號性能的影響，上變頻器的IQ兩信道要對稱，并且提供相同的直流驅動來提高IQ調制電路的載波和邊帶抑制能力。
3.2 PLL電路設計
PLL電路產生本振信號。PLL是一種相位反饋控制系統(tǒng)，它能使壓控振蕩器的頻率和相位均與輸入信號保持確定關系，并且使輸入信號中存在的噪聲及壓控振蕩器自身的相位噪聲得到一定的抑制，PLL電路原理如圖2所示：
圖2 鎖相環(huán)電路原理框圖
設計中可以使用內部集成鑒相器和分頻器的可編程頻率合成器，與外部環(huán)路濾波器和VCO構成完整的PLL。由于產生的本振頻點的可編程性，使電路的設計對不同頻點信號具有通用性，可以適應不同系統(tǒng)的要求。
在使用集成頻率合成器和VCO的PLL電路設計中環(huán)路濾波器的設計是關鍵，其作用是抑制鑒相器輸出電壓中的載頻分量和高頻噪聲，降低由VCO控制電壓的不純而引起的寄存器輸出，對輸出的本振信號頻率穩(wěn)定度有很大的影響。
3.3 AGC電路設計
AGC電路是一種在輸入信號幅度變化很大的情況下使輸出信號幅度在較小范圍內變化的自動控制電路。常用的反饋型AGC原理和線性模型如圖3～4所示。
圖3 AGC原理框圖
圖4 AGC控制環(huán)路模型
在上變頻器中，為了抑制器件溫漂、輸入變化以及其他干擾從而實現(xiàn)對射頻輸出功率的精確控制，需要使用AGC電路穩(wěn)定調制器輸出信號的功率。
3.4 阻抗匹配和屏蔽
為了保證信號傳輸效率，PCB 板要充分考慮阻抗匹配的問題，主要包括各個模塊之間以及信號線的匹配。以三端連接時50Ω阻抗匹配為例，每端串聯(lián)16或18歐姆電阻，則每端看入的阻抗均為：（16/18＋50）/2＋16/18≈50（Ω）。
射頻電路的每個部分均封裝在金屬盒的分腔中，減少前后級射頻輻射的相互影響，尤其對于多級衰減電路，屏蔽的作用尤為重要。同時在PCB電路板布線時，要充分考慮射頻輻射的影響。
3.5 軟件設計
控制信號接口的微控制器的軟件主要功能是接收和解析上級電路的寫頻控制信號和功率控制控制信號，使用I2C總線傳輸，協(xié)議簡單且兩條傳輸線占用空間少，軟件流程如圖5所示。
圖5 軟件流程圖
4 電路實現(xiàn)和測試結果
4.1 電路實現(xiàn)
（1）IQ調制電路實現(xiàn)
IQ調制芯片使用ADI公司的AD8346，其工作頻率為0.8GHz～2.5GHz，邊帶抑制可達－36dBc（本振1.9GHz時的標稱值，背景噪聲僅為－147dBm/Hz，調制帶寬為DC～70MHz，在輸入信號正交性較好的情況下，實際電路能夠把載波和一個邊帶抑制40-50dBm，可以滿足電路性能要求。
?。?）PLL電路實現(xiàn)
PLL電路選用ADI公司的小數(shù)分頻頻率合成器ADF4153，頻率范圍500MHz～4GHz，包含低噪聲數(shù)字鑒相器，精密的電荷泵以及可編程的參考分頻器（三線串行接口，可以使用微控制器通過CLK、DATA和LE三條線進行寫頻，并且支持SPI總線方式）。
以參考頻率10.23MHz，分辨率10kHz，產生1222MHz本振為例，ADF4153頻率設置如下：
MOD＝10.23MHz/10kHz＝1023
INT＝1222MHz/10.23MHz＝119（取整數(shù)部分）
FRAC＝（1222/10.23－119）*MOD＝463
然后根據MOD INT FRAC設置芯片N和R寄存器的相應位。壓控振蕩器選用ZCOMM公司的V585ME15，頻率范圍是1100MHz～1400MHz，典型的1Hz帶寬情況下10kHz偏移量處的相位噪聲為～100dB/Hz。
（3）AGC電路實現(xiàn)
AGC電路中可控增益放大器選用ADL5330，ADL5330是一款能提供1MHz～3GHz寬頻帶，具有以dB為單位呈線性增益控制范圍的單片VGA。它集成了寬帶放大器和衰減器，所以比分立器件實現(xiàn)方案極大地節(jié)省印制電路板面積、減少元器件數(shù)量并且降低成本。ADL5330具有60dB動態(tài)增益和衰減范圍（約＋20dB增益和－40dB衰減），22dBm輸出功率水平（1dB壓縮點）以及在1GHz頻率和8dB噪聲系數(shù)（NF）下具有＋31dBm輸出三階截點（OIP3）。
ADL5330可以和ADI公司的I/Q調制器（選用的是AD8346）和功率檢測器（選用的是AD8361）較好的配合使用，構成完整的信號通道。
電平檢測選用ADI公司的AD8361，該芯片典型應用就是發(fā)射功率控制，頻率響應范圍是0.1～2.5GHz，輸入范圍最高可達30dB，線性和頻率穩(wěn)定度較好（14dB范圍內的誤差為±0.25dB，23dB范圍內的誤差為±1dB）。
通過調節(jié)環(huán)路的直流增益（檢波器后面的運放）可以調節(jié)AGC輸出，穩(wěn)定后輸入變化環(huán)路自動調節(jié)VGA的放大倍數(shù)從而保持輸出不變，實際電路經調試可以保證在輸入變化50dBm的范圍內變化輸出基本保持穩(wěn)定。
?。?）控制信號接口電路實現(xiàn)
控制信號接口模塊的微控制器選用Atmel公司的ATmg16單片機，硬件支持I2C總線，程序設計更為方便。
4.2 測試結果
本文實現(xiàn)了可以進行精確實時功率控制和本振頻率控制的上變頻器，實際電路設計中各個部分采用分腔的結構，通過對各個分腔模塊的調整可以實現(xiàn)對不同波段和功率要求應用的快速調整和重新設計。
圖6～7為一個具體上變頻器的實際測試結果。中頻輸入信號為46.52MHz，上變頻至1268.52MHz ， 功率控制范圍為－130dBm～－50dBm， 步進量為0.25dBm，頻點可以在1100MHz～1400MHz范圍內以10kHz的分辨率任意設置。測試結果表明電路產生的本振信號穩(wěn)定，IQ調制器輸出對載波和下邊帶抑制達到30-40dB，上變頻后的信號質量較好。
圖6 本振信號
圖7 上變頻后載波和下邊帶的抑制情況
5 結束語
本文分析了發(fā)射機射頻上變頻器各個組成部分，提出了多波段兼容上變頻器的設計方案，并且具體設計和實現(xiàn)了一個L波段上變頻電路，給出了實際測試結果。實際測試結果表明電路性能良好，為通用射頻模塊設計提供一種解決方案。
本文作者創(chuàng)新點：射頻電路設計和調試往往比較困難。本文設計了一種適用于多個頻點的通用上變頻器，可以對本振信號頻點和輸出功率進行實時控制，電路結構清晰，實際電路性能良好，提供了一種通用射頻上變頻器的設計方案。電路不變，通過調整少量元件便可以迅速設計出所需頻率范圍的上變頻器電路。