1 引 言

　　上變頻器是射頻發(fā)射機(jī)不可或缺的重要器件，其性能受電磁兼容等多方面的影響，因此上變頻器的設(shè)計(jì)是保證輸出信號(hào)質(zhì)量的重要前提。

　　當(dāng)前市場(chǎng)上有多款針對(duì)特定應(yīng)用的上變頻芯片，但是在使用上缺乏靈活性。主要的上變頻電路設(shè)計(jì)也針對(duì)相應(yīng)頻點(diǎn)或頻段，并且缺少針對(duì)精確的輸出功率控制和運(yùn)行時(shí)可變頻點(diǎn)的設(shè)計(jì)。本文結(jié)合工程實(shí)際應(yīng)用設(shè)計(jì)了一種以L波段為主的兼容多波段上變頻器，包括混頻、鎖相環(huán)（PLL）電路，自動(dòng)增益控制（AGC）電路、衰減和電磁屏蔽多方面內(nèi)容。

　　本文綜合考慮各個(gè)影響因素，設(shè)計(jì)的兼容多波段上變頻器可以靈活的設(shè)置本振信號(hào)頻點(diǎn)，精確的控制輸出功率。實(shí)際測(cè)試表明本振信號(hào)穩(wěn)定，頻率可以選用不同的器件實(shí)現(xiàn)在L波段的任意設(shè)置，能夠?qū)崿F(xiàn)－130dBm的低功率信號(hào)輸出，并且可以在－130dBm到－80dBm之間以0.25dB步進(jìn)實(shí)時(shí)調(diào)整。

　　2 上變頻器原理

　　上變頻器的組成原理框圖如圖1所示。

　　圖1 上變頻器總體框圖

　　上變頻器的輸入信號(hào)為I/Q兩路，與單路混頻上變頻相比可以更好地抑制載波和一個(gè)邊帶。為了使射頻輸出能夠進(jìn)行精確的功率控制，信號(hào)濾波后使用AGC電路去除器件噪聲和輸入信號(hào)不穩(wěn)的影響，結(jié)合多級(jí)數(shù)控衰減器和固定衰減器輸出組成的衰減網(wǎng)絡(luò)，達(dá)到功率控制的目的。本振模塊采用可編程的PLL電路，使設(shè)計(jì)可以應(yīng)用于L波段多個(gè)頻點(diǎn)上變頻器的本振信號(hào)產(chǎn)生。寫頻控制信號(hào)和衰減控制信號(hào)由上級(jí)電路給出，用于上變頻器控制相應(yīng)的模塊。

　　3 主要模塊的分析和設(shè)計(jì)

　　3.1 IQ調(diào)制電路分析和設(shè)計(jì)

　　假設(shè)兩路中頻信號(hào)分別為i（t）、q（t），正交的載波分別為si、sq，輸出信號(hào)為S，則有：

　　其中，i（t）＝cosωCt ，q（t）＝sinωCt ，si＝cosωLt ，sq＝sinωLt

　　由此可見當(dāng)兩路信號(hào)正交時(shí)，載波和一個(gè)邊帶被完全抑制，這就減少了對(duì)射頻濾波器的要求。如果兩路信號(hào)不正交，令i（t）＝Acos（ωCt＋φ）＋B ，其中A表示信道增益不平衡，φ表示相位不平衡，B表示直流偏差，則：

　　此時(shí)，輸出信號(hào)不能完全抑制載波和一個(gè)邊帶，且會(huì)對(duì)需要的邊帶產(chǎn)生影響。為了減少IQ正交性對(duì)輸出信號(hào)性能的影響，上變頻器的IQ兩信道要對(duì)稱，并且提供相同的直流驅(qū)動(dòng)來提高IQ調(diào)制電路的載波和邊帶抑制能力。

　　3.2 PLL電路設(shè)計(jì)

　　PLL電路產(chǎn)生本振信號(hào)。PLL是一種相位反饋控制系統(tǒng)，它能使壓控振蕩器的頻率和相位均與輸入信號(hào)保持確定關(guān)系，并且使輸入信號(hào)中存在的噪聲及壓控振蕩器自身的相位噪聲得到一定的抑制，PLL電路原理如圖2所示：

　　圖2 鎖相環(huán)電路原理框圖

　　設(shè)計(jì)中可以使用內(nèi)部集成鑒相器和分頻器的可編程頻率合成器，與外部環(huán)路濾波器和VCO構(gòu)成完整的PLL。由于產(chǎn)生的本振頻點(diǎn)的可編程性，使電路的設(shè)計(jì)對(duì)不同頻點(diǎn)信號(hào)具有通用性，可以適應(yīng)不同系統(tǒng)的要求。

　　在使用集成頻率合成器和VCO的PLL電路設(shè)計(jì)中環(huán)路濾波器的設(shè)計(jì)是關(guān)鍵，其作用是抑制鑒相器輸出電壓中的載頻分量和高頻噪聲，降低由VCO控制電壓的不純而引起的寄存器輸出，對(duì)輸出的本振信號(hào)頻率穩(wěn)定度有很大的影響。

　　3.3 AGC電路設(shè)計(jì)

　　AGC電路是一種在輸入信號(hào)幅度變化很大的情況下使輸出信號(hào)幅度在較小范圍內(nèi)變化的自動(dòng)控制電路。常用的反饋型AGC原理和線性模型如圖3～4所示。

　　圖3 AGC原理框圖

　　圖4 AGC控制環(huán)路模型

　　在上變頻器中，為了抑制器件溫漂、輸入變化以及其他干擾從而實(shí)現(xiàn)對(duì)射頻輸出功率的精確控制，需要使用AGC電路穩(wěn)定調(diào)制器輸出信號(hào)的功率。

　　3.4 阻抗匹配和屏蔽

　　為了保證信號(hào)傳輸效率，PCB 板要充分考慮阻抗匹配的問題，主要包括各個(gè)模塊之間以及信號(hào)線的匹配。以三端連接時(shí)50Ω阻抗匹配為例，每端串聯(lián)16或18歐姆電阻，則每端看入的阻抗均為：（16/18＋50）/2＋16/18≈50（Ω）。

　　射頻電路的每個(gè)部分均封裝在金屬盒的分腔中，減少前后級(jí)射頻輻射的相互影響，尤其對(duì)于多級(jí)衰減電路，屏蔽的作用尤為重要。同時(shí)在PCB電路板布線時(shí)，要充分考慮射頻輻射的影響。

　　3.5 軟件設(shè)計(jì)

　　控制信號(hào)接口的微控制器的軟件主要功能是接收和解析上級(jí)電路的寫頻控制信號(hào)和功率控制控制信號(hào)，使用I2C總線傳輸，協(xié)議簡(jiǎn)單且兩條傳輸線占用空間少，軟件流程如圖5所示。

　　圖5 軟件流程圖

　　4 電路實(shí)現(xiàn)和測(cè)試結(jié)果

　　4.1 電路實(shí)現(xiàn)

　?。?）IQ調(diào)制電路實(shí)現(xiàn)

　　IQ調(diào)制芯片使用ADI公司的AD8346，其工作頻率為0.8GHz～2.5GHz，邊帶抑制可達(dá)－36dBc（本振1.9GHz時(shí)的標(biāo)稱值，背景噪聲僅為－147dBm/Hz，調(diào)制帶寬為DC～70MHz，在輸入信號(hào)正交性較好的情況下，實(shí)際電路能夠把載波和一個(gè)邊帶抑制40-50dBm，可以滿足電路性能要求。

　　（2）PLL電路實(shí)現(xiàn)

　　PLL電路選用ADI公司的小數(shù)分頻頻率合成器ADF4153，頻率范圍500MHz～4GHz，包含低噪聲數(shù)字鑒相器，精密的電荷泵以及可編程的參考分頻器（三線串行接口，可以使用微控制器通過CLK、DATA和LE三條線進(jìn)行寫頻，并且支持SPI總線方式）。

　　以參考頻率10.23MHz，分辨率10kHz，產(chǎn)生1222MHz本振為例，ADF4153頻率設(shè)置如下：

　　MOD＝10.23MHz/10kHz＝1023

　　INT＝1222MHz/10.23MHz＝119（取整數(shù)部分）

　　FRAC＝（1222/10.23－119）*MOD＝463

　　然后根據(jù)MOD INT FRAC設(shè)置芯片N和R寄存器的相應(yīng)位。壓控振蕩器選用ZCOMM公司的V585ME15，頻率范圍是1100MHz～1400MHz，典型的1Hz帶寬情況下10kHz偏移量處的相位噪聲為～100dB/Hz。

　?。?）AGC電路實(shí)現(xiàn)

　　AGC電路中可控增益放大器選用ADL5330，ADL5330是一款能提供1MHz～3GHz寬頻帶，具有以dB為單位呈線性增益控制范圍的單片VGA。它集成了寬帶放大器和衰減器，所以比分立器件實(shí)現(xiàn)方案極大地節(jié)省印制電路板面積、減少元器件數(shù)量并且降低成本。ADL5330具有60dB動(dòng)態(tài)增益和衰減范圍（約＋20dB增益和－40dB衰減），22dBm輸出功率水平（1dB壓縮點(diǎn)）以及在1GHz頻率和8dB噪聲系數(shù)（NF）下具有＋31dBm輸出三階截點(diǎn)（OIP3）。

　　ADL5330可以和ADI公司的I/Q調(diào)制器（選用的是AD8346）和功率檢測(cè)器（選用的是AD8361）較好的配合使用，構(gòu)成完整的信號(hào)通道。

　　電平檢測(cè)選用ADI公司的AD8361，該芯片典型應(yīng)用就是發(fā)射功率控制，頻率響應(yīng)范圍是0.1～2.5GHz，輸入范圍最高可達(dá)30dB，線性和頻率穩(wěn)定度較好（14dB范圍內(nèi)的誤差為±0.25dB，23dB范圍內(nèi)的誤差為±1dB）。

　　通過調(diào)節(jié)環(huán)路的直流增益（檢波器后面的運(yùn)放）可以調(diào)節(jié)AGC輸出，穩(wěn)定后輸入變化環(huán)路自動(dòng)調(diào)節(jié)VGA的放大倍數(shù)從而保持輸出不變，實(shí)際電路經(jīng)調(diào)試可以保證在輸入變化50dBm的范圍內(nèi)變化輸出基本保持穩(wěn)定。

　?。?）控制信號(hào)接口電路實(shí)現(xiàn)

　　控制信號(hào)接口模塊的微控制器選用Atmel公司的ATmg16單片機(jī)，硬件支持I2C總線，程序設(shè)計(jì)更為方便。

　　4.2 測(cè)試結(jié)果

　　本文實(shí)現(xiàn)了可以進(jìn)行精確實(shí)時(shí)功率控制和本振頻率控制的上變頻器，實(shí)際電路設(shè)計(jì)中各個(gè)部分采用分腔的結(jié)構(gòu)，通過對(duì)各個(gè)分腔模塊的調(diào)整可以實(shí)現(xiàn)對(duì)不同波段和功率要求應(yīng)用的快速調(diào)整和重新設(shè)計(jì)。

　　圖6～7為一個(gè)具體上變頻器的實(shí)際測(cè)試結(jié)果。中頻輸入信號(hào)為46.52MHz，上變頻至1268.52MHz ， 功率控制范圍為－130dBm～－50dBm， 步進(jìn)量為0.25dBm，頻點(diǎn)可以在1100MHz～1400MHz范圍內(nèi)以10kHz的分辨率任意設(shè)置。測(cè)試結(jié)果表明電路產(chǎn)生的本振信號(hào)穩(wěn)定，IQ調(diào)制器輸出對(duì)載波和下邊帶抑制達(dá)到30-40dB，上變頻后的信號(hào)質(zhì)量較好。

　　圖6 本振信號(hào)

　　圖7 上變頻后載波和下邊帶的抑制情況

　　5 結(jié)束語(yǔ)

　　本文分析了發(fā)射機(jī)射頻上變頻器各個(gè)組成部分，提出了多波段兼容上變頻器的設(shè)計(jì)方案，并且具體設(shè)計(jì)和實(shí)現(xiàn)了一個(gè)L波段上變頻電路，給出了實(shí)際測(cè)試結(jié)果。實(shí)際測(cè)試結(jié)果表明電路性能良好，為通用射頻模塊設(shè)計(jì)提供一種解決方案。

　　本文作者創(chuàng)新點(diǎn)：射頻電路設(shè)計(jì)和調(diào)試往往比較困難。本文設(shè)計(jì)了一種適用于多個(gè)頻點(diǎn)的通用上變頻器，可以對(duì)本振信號(hào)頻點(diǎn)和輸出功率進(jìn)行實(shí)時(shí)控制，電路結(jié)構(gòu)清晰，實(shí)際電路性能良好，提供了一種通用射頻上變頻器的設(shè)計(jì)方案。電路不變，通過調(diào)整少量元件便可以迅速設(shè)計(jì)出所需頻率范圍的上變頻器電路。