摘 要：使用主流的CMOS工藝設(shè)計(jì)高效率、高增益和一定輸出功率的射頻功率放大器仍然是無線通信片上系統(tǒng)面臨的主要挑戰(zhàn)之一。本文簡述了CMOS射頻功率放大器的研究熱點(diǎn)和設(shè)計(jì)難點(diǎn)，重點(diǎn)討論了負(fù)載線" title="負(fù)載線">負(fù)載線匹配、線性區(qū)擴(kuò)展和功率效率增強(qiáng)等關(guān)鍵技術(shù)，并提出了一種改進(jìn)型的包絡(luò)消除與恢復(fù)（EER）的線性擴(kuò)展法，能滿足寬帶通信系統(tǒng)的功率放大需要。
關(guān)鍵詞：CMOS 射頻? 功率放大器? 包絡(luò)消除與恢復(fù)? 線性區(qū)擴(kuò)展

?

??? 手機(jī)、無繩電話、射頻標(biāo)簽（RFID）、無線局域網(wǎng)（WLAN）等無線通信市場的快速發(fā)展，不斷推動射頻前端收發(fā)器向高集成、低功耗、結(jié)構(gòu)緊湊、價(jià)格低廉的方向發(fā)展。
??? 功率放大器（簡稱功放）是無線發(fā)射器中必不可少的組成部分，也是整個(gè)發(fā)射機(jī)中耗能最多的部件，輸出功率一般比較大?，F(xiàn)代通信技術(shù)為了提高頻譜利用率，普遍采用同時(shí)調(diào)幅調(diào)相的技術(shù)，要求功放有很好的線性度" title="線性度">線性度；通信的移動特性要求功放的功率效率盡可能地高。相對于其它無線收發(fā)組件，大功率、高線性、高效率是功率放大器的基本設(shè)計(jì)要求。
??? 目前大部分商用功放使用GaAs器件，但是，GaAs器件比CMOS Si器件造價(jià)高，且混合工藝做成的系統(tǒng)體積比較大,而流行的片上系統(tǒng)要求功放能和其它射頻前端組件、基帶電路、DSP電路等用主流的CMOS工藝集成在同一芯片上，以減小體積、降低造價(jià)、增加系統(tǒng)可靠性。在CMOS射頻前端中，低噪聲放大器、混頻器、濾波器、放大器的研究和設(shè)計(jì)比較成熟，而200mW以上、高效率、高線性的深亞微米" title="深亞微米">深亞微米CMOS射頻功率放大器仍然是CMOS片上系統(tǒng)最難實(shí)現(xiàn)的組件之一。
??? 從二十世紀(jì)80年代初[1]人們就開始嘗試采用CMOS工藝進(jìn)行功率放大器的研究和設(shè)計(jì)，直到1994年[2]，才出現(xiàn)CMOS射頻功率放大器的相關(guān)報(bào)導(dǎo)。一直以來大部分文獻(xiàn)只針對單一功放的設(shè)計(jì)，只有少量文獻(xiàn)[3～6]從系統(tǒng)組件的層次進(jìn)行研究，而使用CMOS工藝實(shí)現(xiàn)片上功放線性化" title="線性化">線性化的論文更少。
??? 從歷史發(fā)展和目前的研究現(xiàn)狀來看：CMOS工藝尺寸減小，擊穿電壓下降；工作頻率升高，高頻增益下降；電源電壓降低，放大管導(dǎo)通電阻消耗功率的比重加大，導(dǎo)致加性功率效率（PAE）降低。也就是說，CMOS工藝的進(jìn)步除了提高功放的工作頻率外，對輸出功率、線性度、PAE等指標(biāo)的改善難度加大，實(shí)現(xiàn)起來更困難。
1 CMOS射頻功率放大器的設(shè)計(jì)難點(diǎn)和研究熱點(diǎn)
??? 射頻功率放大器與一般線性射頻放大器的主要區(qū)別之一是：為了提高輸出功率，放大管的輸出阻抗和負(fù)載阻抗一般不成共軛匹配關(guān)系，而是采用下面論述的負(fù)載線匹配方法。
1.1 負(fù)載線匹配方法
??? 射頻功率放大器的輸入匹配網(wǎng)絡(luò)可以使用共軛阻抗匹配方法，但是它不適于大信號模式下的輸出匹配網(wǎng)絡(luò)。主要因?yàn)楣β史糯蠊艿碾娏鬏敵鲵?qū)動能力有限，且輸出電壓擺幅受電源電壓的限制；而共軛匹配理論假設(shè)放大管的驅(qū)動能力不受限制，輸出電壓擺幅也不受限。另外，共軛匹配沒有充分利用管子的電流輸出能力，如果充分利用應(yīng)采用比源阻抗實(shí)部更小的負(fù)載電阻，它是最大電壓與最大電流的比值，一般稱作負(fù)載線匹配電阻^[7]。
1.2 功率放大器的研究熱點(diǎn)
??? 功率放大器可分為電流源類和開關(guān)類，設(shè)計(jì)中選擇哪類功放主要取決于系統(tǒng)所采用的信號調(diào)制方式，另外與電路采用的工藝息息相關(guān)。但是，任何一種單一的功放很難同時(shí)滿足在很寬功率輸出范圍內(nèi)，PAE高、線性度好的要求。一般說來，當(dāng)輸出功率接近最大時(shí)，效率最高，但是線性度變差；輸出功率從最大值回退時(shí)，線性度比較好，但是效率較低。在功率可控的無線通信系統(tǒng)中，功放經(jīng)常工作在低于最大輸出功率以下很寬的范圍內(nèi)。在這段范圍內(nèi)的平均功率效率才是最為重要且有實(shí)際意義的指標(biāo)，其定義為^[8]：

?

??? 是輸出功率的概率密度函數(shù)；分別表示輸入功率函數(shù)、輸出功率函數(shù)、平均功率效率。
??? 在類似CDMA的多載波系統(tǒng)中，當(dāng)峰均比為10dB時(shí)，A類功放的理論平均功率效率僅為5%、B類為28.5%，考慮到實(shí)際電路因素，平均功率效率還要遠(yuǎn)低于此值。所以在滿足其它性能指標(biāo)的基礎(chǔ)上，較高的平均功率效率才具有實(shí)際意義。另外，現(xiàn)代通信技術(shù)為了提高頻譜利用率，普遍采用同時(shí)調(diào)幅調(diào)相的技術(shù)，信號需要線性放大，同時(shí)為了防止不同通信系統(tǒng)的相互干擾以及本系統(tǒng)內(nèi)相鄰信道之間的串?dāng)_，也需要線性非常好的功率放大器。所以，在很寬的輸出功率范圍內(nèi)射頻功率放大器研究的熱點(diǎn)是：
??? (1) 如何提高功率效率，特別是平均功率效率；
??? (2) 如何提高功放的線性度。
1.3? 研究CMOS射頻功率放大器的難點(diǎn)
??? 負(fù)載線匹配方法廣泛用于功率放大器的設(shè)計(jì)，但是在深亞微米CMOS工藝中，管子的溝道夾斷電壓比較高，有的甚至達(dá)到供電電壓的一半^[9]，用傳統(tǒng)的負(fù)載線匹配方法往往達(dá)不到設(shè)計(jì)指標(biāo)，此時(shí)必須兼顧管子的飽和區(qū)與線性區(qū)，得到最佳負(fù)載阻抗值。如何通過理論與實(shí)踐相結(jié)合的方法，取得預(yù)期的結(jié)果，仍然是亟待解決的難題之一。另外，深亞微米CMOS管的擊穿電壓很低，輸出電壓擺幅不能過大，使得在同等輸出功率條件下實(shí)現(xiàn)相同性能指標(biāo)功放的難度增大。最后，深亞微米CMOS硅襯底阻值比較低，一般在0.01～10Ω/cm左右，片上電感、變壓器的損耗大，對功率放大器的設(shè)計(jì)極為不利。
以上三點(diǎn)仍然是困擾深亞微米CMOS射頻功率放大器設(shè)計(jì)的難題。
2 CMOS射頻功率放大器的線性化方法和功率效率增強(qiáng)技術(shù)
??? 無論是經(jīng)典的調(diào)幅信號、單邊帶信號、殘余邊帶信號，還是現(xiàn)代的脈沖成形信號、多載波OFDM/OFDMA信號，都需要線性放大。另外，為確保功放在分配的帶寬內(nèi)放大信號，防止干擾相鄰信道，也需要對功率放大器進(jìn)行線性化處理。
2.1? 線性化方法
??? 功放的輸出功率一般很大，其非線性特征容易對相鄰信道的信號和其它頻段的信號造成強(qiáng)干擾?？朔姆椒?，一是確保其使用的器件具有很高的線性度，這通常是很困難的；二是通過采用一些方法，對器件引起的非線性進(jìn)行校正，即一般所說的線性化。一般采用第二種方法。
??? （1）功率回退
??? 它在過去的大功率功放中比較常用。基本思路是降低功放輸入信號的強(qiáng)度，以免功率增益出現(xiàn)壓縮。但是功率回退時(shí)，功率效率急劇下降，平均功率效率更低，不能充分利用功放的放大能力，往往造成巨大浪費(fèi)。
??? （2）預(yù)失真
??? 這種方法在輸入端對基帶信號進(jìn)行預(yù)失真，補(bǔ)償調(diào)制模塊和功放模塊造成的功率壓縮，從而輸出線性化信號。它既可以采用模擬預(yù)失真也可以采用數(shù)字預(yù)失真。模擬預(yù)失真需要設(shè)計(jì)與功放功能相反的組件，在精度上很難實(shí)現(xiàn)；數(shù)字預(yù)失真則需要自動控制機(jī)制，實(shí)現(xiàn)起來比較復(fù)雜。隨著現(xiàn)代制造工藝的飛速發(fā)展，采用CMOS數(shù)?；旌系念A(yù)失真方法，將是未來幾年深亞微米CMOS功放線性化的主流研究方向之一。
??? （3）負(fù)反饋
??? 根據(jù)反饋信息的不同，又可以分為笛卡爾反饋和極點(diǎn)反饋。負(fù)反饋在CMOS射頻領(lǐng)域應(yīng)用受限的兩大因素，一是信號延時(shí)比較大，二是CMOS工藝實(shí)現(xiàn)的匹配網(wǎng)絡(luò)損耗比較大，品質(zhì)因數(shù)不高。一般說來，延時(shí)是惡化功放線性性能的主要原因，負(fù)反饋延時(shí)主要由匹配網(wǎng)絡(luò)引起。 典型的高功率2GHz射頻功放，從輸入到輸出的延時(shí)一般為5～30ns。如果延時(shí)降低5～10倍，即可應(yīng)用于多載波線性化領(lǐng)域。
??? （4）前饋
??? 這種方法把功放的輸出信號衰減后與功放輸入端的信號相比較，差值信號經(jīng)過同倍放大，在輸出端補(bǔ)償功放的非線性。前饋功率放大器沒有延時(shí)、速度快，能在幾個(gè)射頻周期內(nèi)快速測量信號的變化，能滿足寬帶多載波系統(tǒng)線性化的指標(biāo)要求，所以在沉寂了半個(gè)世紀(jì)后又重新成為研究的熱點(diǎn)。但是由溫度變化和器件老化引起的漂移是開環(huán)系統(tǒng)致命的缺點(diǎn)，如何消除漂移是近年來研究的熱點(diǎn)。另外，兩個(gè)通道的增益和相位失配對系統(tǒng)線性度影響也很大。
??? （5）非線性器件的線性化（LINC）
??? 另外一種比較常用的線性化方法，是利用非線性器件（LInearization using Nonlinear Component，LINC）或組件實(shí)現(xiàn)整個(gè)模塊的線性化方法，又稱反相相位法（out-phasing）。它把幅度時(shí)變的帶通信號分離成兩個(gè)常包絡(luò)且調(diào)制相位相反的時(shí)變相位信號，分別放大后在輸出端進(jìn)行功率合成。但是，信號分離器使用模擬電路很難實(shí)現(xiàn)，即使使用數(shù)字電路實(shí)現(xiàn)，也存在帶寬窄、功耗大等問題；而且兩路信號很難保持相位和幅度均衡，一般用于窄帶信號。到目前為止還沒有采用這種方法實(shí)現(xiàn)一個(gè)完整的CMOS功放系統(tǒng)。
??? （6）包絡(luò)消除與恢復(fù)（EER）
??? 這種方法提取出信號的幅度和相位信息，分別放大后再進(jìn)行相位和幅度的合成，輸出射頻信號。相位和幅度的合成一般使用高效率的開關(guān)類功率放大器，管子的柵極接相位信號，電源電壓用幅度信號進(jìn)行調(diào)制。這種方法的優(yōu)點(diǎn)是平均效率比較高，一般是線性功放的3～5倍；且線性度只與包絡(luò)通道有關(guān)，提高線性性能比較方便。缺點(diǎn)是需要補(bǔ)償相位、幅度兩路徑的延時(shí)差；而且限幅器使用CMOS工藝不容易實(shí)現(xiàn)。
??? （7）Doherty
??? 這種方法的原理是：在主功率放大器出現(xiàn)功率壓縮時(shí)，利用輔功率放大器的功率增益擴(kuò)展功能作補(bǔ)償，在輸出端進(jìn)行功率合成，形成線性的輸入輸出關(guān)系。它不僅能改善系統(tǒng)的線性性能，而且能提高輸出功率和功率效率。這種方法的主要問題，一是增益變化和相位偏差導(dǎo)致線性度進(jìn)一步惡化，二是輔功率放大器的實(shí)現(xiàn)非常難，三是它不能消除AM/AM、AM/PM失真。
2.2 提高CMOS射頻功率放大器功率效率的方法
??? 現(xiàn)代通信系統(tǒng)要求移動終端的工作時(shí)間盡可能地長，而終端中消耗能量最多的是功放，因此希望功放的功率效率盡可能地高。但是，功放的功率效率和線性度之間是相互矛盾的，效率的提高往往以犧牲線性度為代價(jià)，在設(shè)計(jì)中需要尋求折中方案。上一節(jié)討論的一些線性化方法，如LINC、Doherty、EER，在宏觀層次上能提高功放的功率效率。另外，比較常用的提高功放功率效率的方法還有自適應(yīng)偏置法。它的電路結(jié)構(gòu)與EER方法類似，唯一不同的是它沒有限幅器，射頻信號直接進(jìn)入功率放大器輸入端。它不像EER那樣對包絡(luò)信號的調(diào)制范圍和線性度要求很精確，但是它對平均功率效率的改善不是很明顯，可以作為一種輔助手段綜合應(yīng)用。
3 改進(jìn)型包絡(luò)消除與恢復(fù)線性化電路
??? David Su等已經(jīng)實(shí)現(xiàn)了采用EER方法的CMOS功放系統(tǒng)^[3]。此系統(tǒng)的信號帶寬只有30kHz，只能用于語音窄帶系統(tǒng)。根據(jù)研究，EER線性化結(jié)構(gòu)的交調(diào)失真在- 60dBc～-20dBc范圍內(nèi)時(shí)，與信號帶寬BRF和兩通道間延時(shí)差

?

?
??? 當(dāng)信號帶寬為30kHz、交調(diào)失真在－40dBc以下時(shí)，兩通道間延時(shí)差滿足1.3?滋s即可；若信號帶寬為1MHz、交調(diào)失真在－30dBc以下，則兩通道間的延時(shí)差必須控制在70ns以內(nèi)。這時(shí)，電源調(diào)制電路使用Δ調(diào)制就非常困難了。為滿足1MHz信號帶寬、－30dBc的交調(diào)指標(biāo)，本文提出了一種基于雙回路反饋的EER線性化方法，如圖1所示。