12月2日消息，臺積電此前在歐洲OIP 論壇公布了一項重大技術(shù)展示，世芯（Alchip）與Ayar Labs 聯(lián)手推出一款完全整合的封裝內(nèi)光學I/O 引擎，這項解決方案采用臺積電的Compact Universal Photonic Engine（COUPE）平臺，為下一代AI 芯片帶來了革命性的光學連接能力。

讓中小企業(yè)輕松擁有光學I/O以填補市場空白

根據(jù)公布數(shù)據(jù)顯示，臺積電的這套全新的光學I/O解決方案具有極高的市場意義。臺積電于2024年推出COUPE框架時，主要目標客戶是大型芯片開發(fā)商，例如AMD或Nvidia，這些公司有能力自行設(shè)計電子集成電路（EIC）和光子集成電路（PIC），再由臺積電負責制造。

然而，許多定制化加速器的設(shè)計者通常缺乏垂直整合資源，他們不像英偉達那樣能通過其NVL72、NVL144和NVL576等平臺，控制從計算到擴展連接的整個技術(shù)堆棧。這些設(shè)計者更傾向于最大限度地授權(quán)現(xiàn)有技術(shù)，然后專注于開發(fā)使自家解決方案與眾不同的智慧財產(chǎn)（IP）。

世芯與Ayar Labs共同發(fā)布的這個產(chǎn)品化（production-ready）光學子系統(tǒng)，正是為了解決這一資源門坎。它使較小的芯片設(shè)計商能夠相對輕松地為其芯片添加光學連接能力，而無需像自行開發(fā)那樣預先投入數(shù)千萬美元的高昂成本。

三芯片小芯片構(gòu)架實現(xiàn)極致整合

這項解決方案的關(guān)鍵在于其精密的協(xié)同封裝設(shè)計，它結(jié)合了Ayar Labs的硅光子TeraPHY集成電路（IC）、世芯的電氣界面晶粒、以及一個可拆卸的光纖連接器。具體而言，這個光學I/O子系統(tǒng)是一個整合看三個芯片的小芯片（chiplet）協(xié)同封裝構(gòu)架，包含以下核心組件：

世芯協(xié)助定制的轉(zhuǎn)換器小芯片：此芯片負責加速器的UCIe-A界面，它通過UCIe-S（串流）實施各種擴展協(xié)議，包括UALink、PCIe、Ethernet和SUE。值得注意的是，世芯的轉(zhuǎn)換器還具有高度的彈性，能夠承載非UCIe協(xié)議，將其封裝在UCIe物理界面上，因此可與使用專有協(xié)定的計算晶粒配合使用。
世芯EIC（電子集成電路）：此組件提供低功耗的SerDes（串行器/解串器）、調(diào)變驅(qū)動器、時脈和控制功能。

Ayar Labs TeraPHY PIC（光子集成電路）：這是光學的核心，它使用硅光子技術(shù)來執(zhí)行光學調(diào)變和偵測。PIC采用微環(huán)構(gòu)架（microring architecture），并且為了便于制造，配備了可拆卸的光纖連接器。

單加速器帶寬超過100Tb/s達到性能飚升

在性能方面，世芯與Ayar Labs的整合式光學I/O展現(xiàn)了極致的擴展能力（extreme scale-up）。該子系統(tǒng)可達成高達100Tb/s的帶寬，并且支持每個加速器設(shè)備擁有超過256個光學端口。這種連接規(guī)模使得數(shù)百個處理器能夠跨越多個機架進行連接，并能被操作為單一的大型處理器。

另外，該系統(tǒng)還針對不同的延遲需求，該光學子系統(tǒng)提供了兩種主要的連接選項。首先是PAM4 CWDM，這種模式的跳躍延遲（per hop）約為100~200奈秒，位錯誤率（BER）小于10??。另外，提供DWDM快速跟隨器（fast-follower）部分，這種模式的延遲極低，跳躍延遲僅需20–30奈秒，位錯誤率小于10?12。因此，除了處理器之間的超大規(guī)?；ミB外，可以預見的世，該解決方案將能應(yīng)用于內(nèi)存擴展上。

參考設(shè)計展示多場景應(yīng)用

為了具體展示該技術(shù)的整合潛質(zhì)，相關(guān)的參考設(shè)計展現(xiàn)了高度復雜的系統(tǒng)配置。該設(shè)計包括兩塊全光罩加速器晶粒、八個HBM（高頻寬內(nèi)存）堆疊、四個協(xié)定轉(zhuǎn)換器小芯片，以及八個Ayar Labs TeraPHY光學引擎。所有這些組件都安裝在一個基板上，并整合了用于確保電源完整性的被動元件。

世芯的系統(tǒng)圖也詳細展示了該平臺可應(yīng)用的多種連接情境，涵蓋了XPU（通用處理器）至XPU、XPU至交換機、以及交換機至交換機的互連。這些應(yīng)用情境表明，該解決方案不僅限于芯片內(nèi)通信，更能有效地建立起具備高帶寬、低延遲和高能源效率的機架級甚至多機架級連接能力，甚至能實現(xiàn)光學內(nèi)存擴展。

整體來說，通過采用以小芯片形式銷售的世芯子系統(tǒng)，AI加速器的開發(fā)商將能獲得過去只有少數(shù)頂級公司才有能力自行開發(fā)的超高帶寬連接方案。這項技術(shù)的普及，將加速整體AI運算硬件生態(tài)系統(tǒng)的發(fā)展與創(chuàng)新。