中文引用格式: 張瑾,孫光超,張建國,等. 基于Cadence軟件平臺(tái)的分布式電源噪聲仿真方法研究[J]. 電子技術(shù)應(yīng)用,2025,51(8):27-30.
英文引用格式: Zhang Jin,Sun Guangchao,Zhang Jianguo,et al. Research on distributed power network noise simulation methodology based on the Cadence software platform[J]. Application of Electronic Technique,2025,51(8):27-30.
引言
隨著芯片(如AI加速器、SoC)集成了數(shù)十億晶體管,電源網(wǎng)絡(luò)涉及多層級(jí)寄生參數(shù),直接全芯片建模會(huì)導(dǎo)致計(jì)算量呈指數(shù)級(jí)增長(zhǎng)。芯片規(guī)模的擴(kuò)大與異構(gòu)集成的普及使得電源分配網(wǎng)絡(luò)(PDN)面臨前所未有的挑戰(zhàn):一方面,隨著工藝演進(jìn)的供電電壓持續(xù)降低,電源噪聲容限急劇縮??;另一方面,動(dòng)態(tài)電流的時(shí)空分布愈發(fā)復(fù)雜,引發(fā)局部電壓跌落及高頻諧振等電源完整性問題。
傳統(tǒng)電源噪聲仿真多采用集總建模方法,通過全芯片寄生參數(shù)提取構(gòu)建統(tǒng)一的RLC網(wǎng)絡(luò)模型。集總建模在低頻小規(guī)模芯片設(shè)計(jì)中具有計(jì)算效率高、模型復(fù)雜度低的優(yōu)點(diǎn)[1]。然而,隨著芯片規(guī)模突破百億晶體管量級(jí),集總建模無法捕捉局部電壓降和高頻噪聲耦合,仿真精度低。
針對(duì)上述挑戰(zhàn),業(yè)界逐步轉(zhuǎn)向分布式電源噪聲仿真方法的研究,如圖1所示。其核心思想為基于功能模塊的電源行為特征與噪聲傳播路徑,將芯片拆解為多個(gè)子域,通過分布式參數(shù)提取與協(xié)同仿真實(shí)現(xiàn)效率與精度的平衡。如張毅[2]提出多輸入阻抗理論和二維分布式電路法,將PDN平面劃分為T型等效電路單元;Satomi等人[3]在3DIC PDN優(yōu)化中引入NSGA-II算法,將全芯片PDN劃分為5×5降低計(jì)算復(fù)雜度。當(dāng)前,分布式仿真技術(shù)已逐步應(yīng)用于業(yè)界高端芯片設(shè)計(jì),但其理論體系與標(biāo)準(zhǔn)化流程仍待完善,尤其是在時(shí)-頻域聯(lián)合驗(yàn)證及機(jī)器學(xué)習(xí)輔助建模等方向存在顯著研究空白。
圖1 集總式和分布式建模
本研究以大規(guī)模系統(tǒng)芯片為對(duì)象,提出一種分布式電源噪聲仿真框架。通過融合模塊化S參數(shù)提取、時(shí)域噪聲相似性分析及頻域阻抗匹配技術(shù),構(gòu)建分布式PDN模型,解決傳統(tǒng)方法在效率、精度與擴(kuò)展性上的矛盾。本文的創(chuàng)新點(diǎn)包括:提出功能模塊電源噪聲相似性量化準(zhǔn)則,實(shí)現(xiàn)電流模型分布式建模;基于仿真結(jié)果定位敏感噪聲區(qū)域,通過仿測(cè)對(duì)比指導(dǎo)電源設(shè)計(jì)。研究結(jié)果可為大規(guī)模系統(tǒng)芯片的電源完整性設(shè)計(jì)提供理論支撐,并推動(dòng)異構(gòu)集成芯片的高效開發(fā)。
本文詳細(xì)內(nèi)容請(qǐng)下載:
http://ihrv.cn/resource/share/2000006624
作者信息:
張瑾1,孫光超1,張建國1,莊哲民2
(1.深圳市中興微電子技術(shù)有限公司,廣東 深圳518055;
2.上海楷登電子科技有限公司,上海 200000)