《電子技術(shù)應(yīng)用》
您所在的位置：首頁 > EDA与制造 > 设计应用 > 基于Innovus COD的高效时钟树综合方法及应用
基于Innovus COD的高效时钟树综合方法及应用
电子技术应用
李宏业1，周国华1，杨唐第1，刘元龙1，张洋2
1.深圳市中兴微电子技术有限公司；2.上海楷登电子技术有限公司
摘要： 基于Cadence Innovus 时钟树综合与优化引擎COD，提出了一种对于spec文件优化精简的方案（auto_spec flow），该方案省去了工具自动生成的spec中冗余的内容，并根据各命令类型进行重新排序，方便用户进行spec文件的阅读与管理。此外auto_spec flow还考虑了时钟树综合中常见的问题，如DFT时钟对功能时钟的影响，以及generated_clock对主时钟的影响，分别添加了DFT时钟处理脚本，以及generated_clock自动识别处理功能。实验结果表明，auto_spec flow能够有效地提升工作效率，缩短时钟latency，提升时钟质量，并对芯片PPA的提升具有重要意义。
關(guān)鍵詞： CCOPT SPEC 时钟质量
中圖分類號：TN402 文獻標(biāo)志碼：A DOI: 10.16157/j.issn.0258-7998.250804
中文引用格式： 李宏業(yè)，周國華，楊唐第，等. 基于Innovus COD的高效時鐘樹綜合方法及應(yīng)用[J]. 電子技術(shù)應(yīng)用，2025，51(8)：22-26.
英文引用格式： Li Hongye，Zhou Guohua，Yang Tangdi，et al. Efficient clock tree synthesis method and application based on Innovus COD[J]. Application of Electronic Technique，2025，51(8)：22-26.
Efficient clock tree synthesis method and application based on Innovus COD
Li Hongye1，Zhou Guohua1，Yang Tangdi1，Liu Yuanlong1，Zhang Yang2
1.Sanechips Technology Co.， Ltd.；2.Shanghai Cadence Electronics Technology Co.， Ltd.
Abstract： This paper proposes an optimization and simplification scheme for spec files (auto_spec flow) based on the Cadence Innovus clock tree synthesis and optimization engine COD. This scheme eliminates redundant content in the automatically generated specs by the tool and reorders the commands according to their types, making it easier for users to read and manage the spec files. Additionally, the auto_spec flow addresses common issues in clock tree synthesis, such as the impact of DFT clocks on functional clocks and the influence of generated clocks on the main clock. It includes scripts for handling DFT clocks and automatic recognition and processing of generated clocks. Experimental results show that the auto_spec flow can effectively improve work efficiency, reduce clock latency, enhance clock quality, and is of great significance for the improvement of chip PPA.
Key words : CCOPT；spec；clock quality

引言

隨著集成電路技術(shù)的發(fā)展[1]，芯片設(shè)計的規(guī)模和復(fù)雜度成倍地增加，尤其芯片時鐘邏輯結(jié)構(gòu)整體規(guī)模龐大、結(jié)構(gòu)復(fù)雜，功能時鐘和測試時鐘通過OCC結(jié)構(gòu)交錯穿插，分頻時鐘和隨路時鐘的實現(xiàn)要求不同；在后端物理實現(xiàn)設(shè)計過程中，上述給后端設(shè)計人員實現(xiàn)帶來了極大的困擾[2]。

另一方面，時鐘樹在整個后端物理設(shè)計中舉足輕重，影響著芯片的時序、功耗、性能、收斂速度，影響芯片設(shè)計技術(shù)和商業(yè)最終達成；如何高效地完成時鐘樹綜合物理實現(xiàn)，確保時鐘樹高質(zhì)量地達成設(shè)計目標(biāo)，是目前芯片設(shè)計的關(guān)鍵技術(shù)[3-5]。

為更好地適配超大規(guī)模設(shè)計和復(fù)雜時鐘，能較好地滿足時序要求，并滿足時鐘功耗和收斂速度的苛刻的要求，本文基于Innovus COD引擎，創(chuàng)新性地將時鐘實現(xiàn)全自動化，工作與創(chuàng)新如下：

（1）基于COD引擎SPEC，自動構(gòu)建一個標(biāo)準(zhǔn)的spec文件，不僅從其格式或內(nèi)容順序上進行約束，同時更要對冗余的部分進行精簡，以更高效、更便捷地對時鐘樹綜合過程進行管控與分析?；谝?guī)范化的spec文件能夠更為直接地避免無效balance，從而縮短時鐘長度，降低時鐘上的功耗，對于時序收斂與功耗控制具有重要的意義。

（2）根據(jù)不同的時鐘結(jié)構(gòu)需要預(yù)置時鐘調(diào)整策略，如DFT時鐘和功能時鐘交匯點以及不同功能時鐘交匯點需要做ignore處理以避免不同時鐘相互干擾導(dǎo)致時鐘做長，針對工具自動生成的spec文件中g(shù)enerated_clock，添加自動處理流程，避免generated_clock的影響導(dǎo)致時鐘做長。


本文詳細內(nèi)容請下載：

http://ihrv.cn/resource/share/2000006623


作者信息：

李宏業(yè)1，周國華1，楊唐第1，劉元龍1，張洋2

（1.深圳市中興微電子技術(shù)有限公司，廣東 深圳 518055；

2.上?？请娮蛹夹g(shù)有限公司，上海 200120）


Magazine.Subscription.jpg

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。