中文引用格式: 許文運(yùn),張明,鄭利華. 基于先進(jìn)工藝技術(shù)的機(jī)電控制SiP電路的設(shè)計(jì)與測(cè)試[J]. 電子技術(shù)應(yīng)用,2024,50(11):105-108.
英文引用格式: Xu Wenyun,Zhang Ming,Zheng Lihua. Design and test of SiP circuit of electromechanical control based on advanced technology[J]. Application of Electronic Technique,2024,50(11):105-108.
引言
機(jī)電控制領(lǐng)域非常寬泛,包括傳統(tǒng)的AC/DC電機(jī)控制,以及現(xiàn)代的伺服電機(jī)控制、步進(jìn)電機(jī)控制等。應(yīng)用場(chǎng)景有工業(yè)機(jī)器人、數(shù)控機(jī)床、自動(dòng)化生產(chǎn)線等,其核心技術(shù)是各類電機(jī)的速度調(diào)節(jié)和精確定位控制。傳統(tǒng)的機(jī)電控制系統(tǒng)一般是將DSP、FPGA、ADC、DAC和EEPROM等分立的元器件安裝在PCB上,這種形式的控制系統(tǒng)體積較大,在對(duì)空間有要求的情況下存在一定限制。
隨著集成電路封裝技術(shù)發(fā)展,SiP采用多芯片單封裝可以大幅度降低電路占用面積,提高系統(tǒng)可靠性,并降低成本[1-4]。常規(guī)的SiP方案一般采用基板形式,將不同芯片平鋪在塑封或陶瓷基板上,在基板上實(shí)現(xiàn)走線互聯(lián),再將需要的信號(hào)和電源進(jìn)行扇出[5-12]。受基板加工工藝限制和封裝工藝限制,基板尺寸過大會(huì)產(chǎn)生翹曲,故集成芯片數(shù)量有限。為此,本文設(shè)計(jì)了一種基于TSV和FanOUT技術(shù)的機(jī)電控制SiP電路,采用上下兩層堆疊的方式,在同等面積上可集成2倍數(shù)量的芯片,能夠有效地解決上述問題。
本文詳細(xì)內(nèi)容請(qǐng)下載:
http://ihrv.cn/resource/share/2000006218
作者信息:
許文運(yùn),張明,鄭利華
(中國(guó)電子科技集團(tuán)公司第五十八研究所,江蘇 無(wú)錫 214026)