9月26日，佳能公司宣布，已于9月26日向總部位于美國德克薩斯州的半導體聯盟——德克薩斯電子研究所 （TIE） 運送其最先進的納米壓印光刻 （NIL） 系統(tǒng)FPA-1200NZ2C 。

在2023年10月13日，佳能正式發(fā)布了全球首款NIL系統(tǒng)FPA-1200NZ2C，成為了全球首個將采用 NIL 技術的半導體制造系統(tǒng)商業(yè)化的公司，該技術以不同于傳統(tǒng)投影曝光技術的方法形成電路圖案。

傳統(tǒng)的光刻設備通過將電路圖案投射到涂有光刻膠的晶圓上來轉移電路圖案，而新產品通過將印有電路圖案的掩模像印刷一樣，將圖形壓入晶圓上的光刻膠來實現。它的電路圖案轉移過程不經過光學部件，也可以在晶圓上忠實地再現掩模上的精細電路圖案。新系統(tǒng)降低了功耗和成本，可實現最小線寬為14nm的圖形化，相當于5nm節(jié)點。

當下的5nm制程的先進半導體制造設備市場，則由ASML的EUV光刻機所壟斷，單臺價格約1.5億美元。對于接下來更為先進的2nm及以下制程的芯片，ASML也推出了成本更為高昂的High-NA EUV光刻機，單臺價格高達3.5億歐元，這也使得尖端制程所需的成本越來越高。

相比之下，佳能的目前NIL技術將可以使得芯片制造商不依賴于EUV光刻機就能生產最小5nm制程節(jié)點的邏輯半導體。佳能半導體設備業(yè)務部長巖本和德此前還曾表示，如果改進光罩，NIL甚至可以生產2nm先進制程的芯片。佳能的納米壓印技術或許將有機會幫助佳能縮小其與ASML的差距。

更為關鍵的是，佳能的納米壓印設備成本和制造成本都遠低于ASML的EUV光刻機。巖本和德表示，客戶的成本因條件而異，據估算1次壓印工序所需要的成本，有時能降至傳統(tǒng)曝光設備工序的一半。而且，因為納米壓印設備的規(guī)模較小，在研發(fā)等用途方面也更容易引進。據了解，采用納米壓印技術，將可使得整體的設備投資降低至EUV光刻產線設備的40%水平。

雖然佳能并未公布其納米壓印設備的定價，但是，佳能CEO御手洗富士夫此前曾表示，該公司的納米壓印設備的“價格將比ASML的EUV光刻機低一位數（即僅有10%）”。

根據佳能最新的官方新聞稿顯示，其首臺 FPA-1200NZ2C 將在 TIE 被用于先進半導體的研發(fā)和原型的生產。

據介紹，TIE 是一個半導體聯盟，成立于 2021 年，得到了德克薩斯大學奧斯汀分校的支持。它由州和地方政府、半導體公司、國家研究機構和其他實體組成。TIE 提供對半導體研發(fā)計劃和原型設計設施的開放訪問，以幫助解決與先進半導體技術（包括先進封裝技術）相關的問題。

不過，需要指出的是，NIL是完全不同于光刻技術的全新路徑，因此它與現有的基于DUV或EUV光刻的產線是不兼容的，也就是說現有的大型芯片制造商無法再現有產線中直接使用NIL技術，需要重新建立全新的生產線，顯然這將成為阻礙NIL技術推廣的一個因素。這也使得佳能的NIL設備的初期的客戶主要來源于研究機構、科研院校等。

另外，相對于擁有數十層不同電路結構的邏輯半導體來說，存儲芯片由于存在多層重復的電路，更適合利用NIL技術來進行制造，這也是為什么此前傳聞SK海力士、鎧俠、美光等存儲芯片廠商都對NIL設備感興趣的原因。

佳能表示，其將繼續(xù)推進使用納米壓印光刻系統(tǒng)進行半導體制造的研究和開發(fā)，為半導體制造技術的發(fā)展做出貢獻。