眾所周知，我們生活在一個(gè)數(shù)字大爆炸的時(shí)代，需要處理的數(shù)據(jù)比以往任何時(shí)候都多，存儲(chǔ)器在數(shù)據(jù)流中起著關(guān)鍵作用。存儲(chǔ)技術(shù)發(fā)展更迭50年，逐漸形成了SRAM、DRAM及Flash這三大主要領(lǐng)域。但是隨著半導(dǎo)體制造技術(shù)持續(xù)朝更小的技術(shù)節(jié)點(diǎn)邁進(jìn)，傳統(tǒng)的DRAM和NAND Flash面臨越來(lái)越嚴(yán)峻的微縮挑戰(zhàn)；再加上由于這些存儲(chǔ)技術(shù)與邏輯計(jì)算單元之間發(fā)展速度的失配，嚴(yán)重制約了計(jì)算性能和能效的進(jìn)一步提升。
因此，業(yè)界開(kāi)始對(duì)新型存儲(chǔ)技術(shù)寄予厚望。越來(lái)越多的新型技術(shù)迅速涌現(xiàn)，例如將處理任務(wù)移到內(nèi)存附近甚至是內(nèi)部，分別對(duì)應(yīng)為近存計(jì)算和存內(nèi)計(jì)算，以此來(lái)提高效率。他們使用新型的存儲(chǔ)材料和機(jī)制來(lái)存儲(chǔ)數(shù)據(jù)。
臺(tái)積電作為追逐先進(jìn)工藝的扛把子，對(duì)于新型存儲(chǔ)技術(shù)的布局也是緊鑼密鼓，畢竟邏輯和存儲(chǔ)是芯片重要的兩條腿，一個(gè)也不能落下。臺(tái)積電在研的新型存儲(chǔ)器解決方案主要涉及磁阻式隨機(jī)存取存儲(chǔ)器（MRAM）、電阻式隨機(jī)存取存儲(chǔ)器 (RRAM)、相變隨機(jī)存取存儲(chǔ)器 (PCRAM)、鐵電RAM等。臺(tái)積電近年來(lái)積極推動(dòng)將嵌入式閃存（sFlash)改成MRAM和ReRAM等新型存儲(chǔ)制程。
MRAM
在新興的非易失性二進(jìn)制存儲(chǔ)器中，自旋轉(zhuǎn)矩傳遞RAM (STT-MRAM)、自旋軌道轉(zhuǎn)矩RRAM (SOT MRAM)和壓控MRAM (VC MRAM)因其工作電壓低、速度快和耐用性以及先進(jìn)的CMOS技術(shù)兼容性而特別具有吸引力。
臺(tái)積電研發(fā)STT-MRAM解決方案主要是用來(lái)克服嵌入式閃存技術(shù)的擴(kuò)展限制。在2021年IEEE會(huì)議上，臺(tái)積電展示了嵌入16nm FinFET CMOS工藝的STT-MRAM的可靠性和抗磁性。
此外，臺(tái)積電還在積極探索SOT-MRAM和VC-MRAM，并與外部研究實(shí)驗(yàn)室、財(cái)團(tuán)和學(xué)術(shù)合作伙伴合作。臺(tái)積電的SOT-MRAM探索由高速(<2ns)二進(jìn)制內(nèi)存解決方案驅(qū)動(dòng)，該解決方案比傳統(tǒng)的6T-SRAM解決方案密度要大得多，同時(shí)也更節(jié)能。2022年6月，臺(tái)灣工研院宣布，其與臺(tái)積電合作開(kāi)發(fā)的低壓電流SOT-MRAM，具有高寫(xiě)入效率和低寫(xiě)入電壓的特點(diǎn)。工研院表示，其SOT-MRAM實(shí)現(xiàn)了0.4納秒的寫(xiě)入速度和7萬(wàn)億次讀寫(xiě)的高耐久度，還可提供超過(guò)10年的數(shù)據(jù)存儲(chǔ)壽命。
RRAM
臺(tái)積電認(rèn)為，AI和IoT所組成的強(qiáng)大組合AIoT，可能會(huì)在未來(lái)幾年推動(dòng)半導(dǎo)體行業(yè)的增長(zhǎng)。高能效機(jī)器學(xué)習(xí)需要具有低功耗的大容量片上存儲(chǔ)器。它可以同時(shí)支持 1T1R（1 個(gè)晶體管 + 1RRAM）和 1S1R（1 個(gè)選擇器 + 1RRAM）陣列架構(gòu)。與傳統(tǒng)的1T1R架構(gòu)相比，1S1R架構(gòu)可以實(shí)現(xiàn)更高的密度并實(shí)現(xiàn)3D集成。2020年臺(tái)積電開(kāi)始生產(chǎn)28nm電阻隨機(jī)存取存儲(chǔ)器(RRAM)，這是臺(tái)積電為價(jià)格敏感的物聯(lián)網(wǎng)市場(chǎng)所開(kāi)發(fā)的低成本解決方案。
2022年11月25日，英飛凌和臺(tái)積電宣布，兩家公司準(zhǔn)備將臺(tái)積電的RRAM非易失性存儲(chǔ)器 (NVM) 技術(shù)引入英飛凌的下一代AURIXTM微控制器 (MCU)，首批基于28納米 RRAM 技術(shù)的樣品將于2023年底提供給客戶(hù)。目前，市場(chǎng)上的大多數(shù) MCU系列都基于嵌入式閃存技術(shù)。RRAM的引入對(duì)MCU來(lái)說(shuō)是一項(xiàng)新的革新，RRAM NVM可以進(jìn)一步擴(kuò)展到 28 納米及以上。臺(tái)積電和英飛凌成功為在汽車(chē)領(lǐng)域引入RRAM奠定了基礎(chǔ)。
臺(tái)積電還在繼續(xù)探索新的RRAM材料堆棧及其密度驅(qū)動(dòng)集成，以及可變感知電路設(shè)計(jì)和編程結(jié)構(gòu)，以實(shí)現(xiàn)面向AIoT應(yīng)用的高密度嵌入式RRAM解決方案選項(xiàng)。
PCRAM
相變隨機(jī)存儲(chǔ)器(PCRAM)是一種基于硫化物玻璃的非易失性存儲(chǔ)器。通過(guò)控制焦耳加熱和淬火，PCRAM在非晶態(tài)(高電阻)和晶體態(tài)(低電阻)之間過(guò)渡的電阻。存儲(chǔ)器的電阻狀態(tài)在很大程度上與非晶態(tài)區(qū)域的大小及其可控性和穩(wěn)定性有關(guān)。這使得PCRAM細(xì)胞獨(dú)特地能夠存儲(chǔ)多個(gè)狀態(tài)(電阻)，從而具有比傳統(tǒng)二進(jìn)制存儲(chǔ)器更高的有效細(xì)胞密度的潛力。PCRAM可以支持陣列配置，包括一個(gè)晶體管和一個(gè)存儲(chǔ)器(1T1R)陣列和密度更大的一個(gè)選擇器和一個(gè)存儲(chǔ)器(1S1R)陣列。
相變存儲(chǔ)器具有很有前途的多級(jí)單元 (MLC) 功能，可滿(mǎn)足神經(jīng)形態(tài)和內(nèi)存計(jì)算應(yīng)用中不斷增長(zhǎng)的片上存儲(chǔ)器容量需求。臺(tái)積電一直在探索PCRAM材料、電池結(jié)構(gòu)和專(zhuān)用電路設(shè)計(jì)，以實(shí)現(xiàn)AI和ML的近內(nèi)存和內(nèi)存計(jì)算。臺(tái)積電的一篇論文中指出，他們提出了三種新穎的 MLC PCM 技術(shù)：1）設(shè)備需求平衡，2）基于預(yù)測(cè)的MSB偏置參考，3）位優(yōu)先布局，以解決神經(jīng)網(wǎng)絡(luò)應(yīng)用中的 MLC 設(shè)備挑戰(zhàn)。使用測(cè)量的 MLC 誤碼率，所提出的技術(shù)可以將 MLC PCM 保留時(shí)間提高105倍，同時(shí)將ResNet-20推理精度下降保持在3%以?xún)?nèi)，并在存在時(shí)間阻力漂移的情況下，將CIFAR-100數(shù)據(jù)集的精度下降減少 91% (10.8X)。如下圖所示。
Ferroelectrics
2011年在摻雜HfO2 ALD多晶薄膜(<10 nm)中發(fā)現(xiàn)鐵電性(FE)引發(fā)了學(xué)術(shù)界、研究機(jī)構(gòu)和工業(yè)界的大量研究。其主要原因有：一，鐵電材料可與當(dāng)前的CMOS加工工藝兼容；二，鐵電材料高速(<100 ns)和低開(kāi)關(guān)能量操作使FE存儲(chǔ)單元成為新興非易失性存儲(chǔ)應(yīng)用的重要探索課題。除了具有兩種穩(wěn)定極化狀態(tài)的典型記憶單元外，由于存在多個(gè)極化域的多個(gè)有效極化狀態(tài)，F(xiàn)E記憶單元也具有潛在的適用性，用于AI/ML模擬突觸，這也已在多晶鐵電薄膜的文獻(xiàn)中得到證明。
臺(tái)積電正在探索鐵電薄膜和堆疊及其可控性、狀態(tài)保持性、持久性和可擴(kuò)展性，以實(shí)現(xiàn)與先進(jìn)CMOS技術(shù)集成的高密度、高容量數(shù)字存儲(chǔ)器。臺(tái)積電表示，重復(fù)循環(huán)后殘余極化的退化是可靠性的主要問(wèn)題，下圖是鐵電 HfZrO 的疲勞表征及其恢復(fù)行為進(jìn)行的研究。
選擇器（Selector）
但是要實(shí)現(xiàn)高效能和節(jié)能的高密度非易失性存儲(chǔ)器，除了上述這幾大新型的存儲(chǔ)材料之外，臺(tái)積電還在索新的選擇器材料、器件和工藝。
選擇器是一種兩端裝置，它在高于特定電壓時(shí)開(kāi)啟，否則保持關(guān)閉狀態(tài)?？梢酝ㄟ^(guò)使用1S1R 結(jié)構(gòu)（1個(gè)選擇器+1個(gè)存儲(chǔ)器配對(duì)）作為構(gòu)建塊來(lái)實(shí)現(xiàn)高密度存儲(chǔ)器架構(gòu)（例如交叉點(diǎn)陣列）。當(dāng)這樣的存儲(chǔ)器陣列被適當(dāng)?shù)仄靡圆僮鬟x定的存儲(chǔ)器單元時(shí)，來(lái)自未選定的存儲(chǔ)器單元的潛行電流可以被串聯(lián)連接到每個(gè)存儲(chǔ)器單元的選擇器消除。為實(shí)現(xiàn)高性能，開(kāi)發(fā)符合特定非易失性存儲(chǔ)器特性的選擇器至關(guān)重要。
選擇器的關(guān)鍵要求包括通態(tài)與斷態(tài)電流比（非線性）、高通態(tài)電流密度、快速開(kāi)關(guān)速度、高耐力循環(huán)、高熱穩(wěn)定性、易于工藝集成、以及與存儲(chǔ)元件的操作兼容性。
目前業(yè)界正在研究四種主要類(lèi)型的選擇器：Ovonic閾值開(kāi)關(guān) (OTS)、金屬-離子閾值開(kāi)關(guān)、絕緣體-金屬過(guò)渡和隧道勢(shì)壘類(lèi)型。使用OTS選擇器和 PCRAM 的交叉點(diǎn)存儲(chǔ)器陣列作為存儲(chǔ)級(jí)存儲(chǔ)器已經(jīng)投入生產(chǎn)，但仍有很大的改進(jìn)空間。高工作電壓是關(guān)鍵問(wèn)題之一。為了更有效地與邏輯平臺(tái)一起工作，選擇器和非易失性存儲(chǔ)單元的總工作電壓應(yīng)與邏輯平臺(tái)電源電壓兼容（例如，高級(jí)節(jié)點(diǎn)為 1.5V）。
低壓選擇器對(duì)于高密度非易失性存儲(chǔ)器的低功耗操作至關(guān)重要。臺(tái)積電的一項(xiàng)研究中表明，基于無(wú)砷硫族材料的選擇器在閾值電壓~1.3V和泄漏電流~5nA的情況下，具有超過(guò)10 11個(gè)循環(huán)的高壽命。耐久性的提高歸因于適當(dāng)?shù)膿诫s劑抑制相分離，形成更穩(wěn)定的非晶網(wǎng)絡(luò)。
寫(xiě)在最后
就目前新型存儲(chǔ)的商用化進(jìn)度來(lái)看，臺(tái)積電和英飛凌基于RRAM合作的MCU算是比較快的革新進(jìn)展，RRAM將有望成為閃存的替代品。過(guò)去幾乎所有的MCU細(xì)分市場(chǎng)都使用NOR Flash，但是閃存的微縮化步伐完全趕不上CMOS邏輯的微縮，閃存MCU的量產(chǎn)代際仍停留在40nm節(jié)點(diǎn)，而MCU卻已經(jīng)開(kāi)始向28nm邁進(jìn)，而且到了22nm世代以后，CMOS邏輯的晶體管走向FinFET立體化，閃存的MCU研發(fā)技術(shù)將極其困難。所有的新技術(shù)都需要各個(gè)產(chǎn)業(yè)鏈的通力支持，臺(tái)積電作為晶圓代工這一產(chǎn)業(yè)鏈上的重要角色，在推動(dòng)新型存儲(chǔ)發(fā)展方面起著很大的作用。
而MRAM則有望成為SRAM的替代品。臺(tái)積電作為先進(jìn)工藝界的帶頭人，早就感知到了SRAM的微縮進(jìn)入極限。此前，臺(tái)積電的一篇論文中表示，SRAM的微縮似乎已經(jīng)完全崩潰。據(jù)WikiChip的報(bào)道，在2022年的第68屆年度IEEE國(guó)際電子器件會(huì)議 (IEDM) 上，臺(tái)積電談到其新的N3節(jié)點(diǎn)中高密度SRAM位單元大小根本沒(méi)有縮小，在0.021μm?處與他們的N5節(jié)點(diǎn)的bitcell大小完全相同。然而，在0.0199μm?，它只有5%的縮放(或0.95倍收縮)。也就是說(shuō)，臺(tái)積電的N3B和N3E雖都提供了1.6倍和1.7倍的芯片級(jí)晶體管縮放，但SRAM卻只有1倍和1.05倍的縮放。所以對(duì)MRAM，臺(tái)積電進(jìn)行了多種研究性嘗試。
從臺(tái)積電的布局中可以看出，臺(tái)積電采取的是“廣撒網(wǎng)，遍撈魚(yú)”的策略，對(duì)所有的新型存儲(chǔ)技術(shù)都進(jìn)行探索，因?yàn)槊總€(gè)新型存儲(chǔ)技術(shù)都有其獨(dú)到的優(yōu)勢(shì)，未來(lái)在存儲(chǔ)領(lǐng)域不一定只有一個(gè)贏家。
更多信息可以來(lái)這里獲取==>>電子技術(shù)應(yīng)用-AET<<
