負偏壓溫度不穩(wěn)定性（NegaTIve Bias Temperature Instability,NBTI）、熱載流子注入（Hot Carrier InjecTIon,HCI）效應(yīng)、電遷移（ElectromigraTIon,EM）效應(yīng)、靜電放電（Electrostatic Discharge,ESD）和輻射效應(yīng)等因素對于集成電路的可靠性有很大影響?？煽啃栽O(shè)計就是通過設(shè)計階段的優(yōu)化，降低這些因素對集成電路和性能的影響，從而提高集成電路的可靠性。

　　NBTI是指在較高溫度和負偏壓下，pMOS界面處的Si-H鍵斷裂產(chǎn)生界面陷阱，柵氧化層陷阱也會俘獲空穴，這些都會引起pMOS閾值電壓漂移，導致電路因時序無法滿足而出現(xiàn)功能錯誤。HCI效應(yīng)則是因為溝道源漏電壓較高時，一部分載流子獲得足夠高的能量或因漏結(jié)附近的反射，進入氧化層造成閾值電壓的變化，對電路時序產(chǎn)生影響，甚至導致電路出現(xiàn)功能錯誤。隨著電路特征尺寸的下降，HCI效應(yīng)也越來越顯著。

　　近年來NBTI和HCI效應(yīng)引起的可靠性問題越來越受到重視。為了解決這一問題，首先需要建立NBTI和HCI效應(yīng)對閾值電壓影響的模型，在電路設(shè)計階段對這兩個效應(yīng)的影響進行仿真，在關(guān)鍵路徑等電路中引入額外裕量，以保證在這兩個效應(yīng)的影響下，電路仍然可以正常工作。對于NBTI，還研究了通過改變電路工作方式，避免關(guān)鍵路徑中的晶體管長時間工作在負偏壓下的方法來消除偏壓溫度不穩(wěn)定性的影響。

　　目前在22nm以下的工藝，F(xiàn)inFET器件被廣泛采用。相比傳統(tǒng)的平面晶體管，F(xiàn)inFET器件產(chǎn)生的熱量無法通過襯底散熱，會產(chǎn)生嚴重的自加熱現(xiàn)象。自加熱現(xiàn)象會導致FinFET集成電路出現(xiàn)可靠性問題，如溫度過高會導致電遷移效應(yīng)更加嚴重，也會導致電路性能的下降等。FinFET的自加熱效應(yīng)通常通過改進工藝、降低功耗等手段來緩解。

　　ESD是造成集成電路芯片受過度電應(yīng)力破壞的主要因素。ESD保護電路提供了靜電放電的電流路徑，在放電時，可避免靜電電流流入芯片內(nèi)部而使其造成損傷。

　　電離輻射也會引起集成電路工作的不穩(wěn)定，因為輻射會誘生MOS管界面陷阱，引起閾值電壓、遷移率等參數(shù)的變化，從而影響電路功能和性能。這種輻射產(chǎn)生的失效是長期輻射導致的，因此又稱總劑量效應(yīng)。輻射產(chǎn)生的瞬時電流還會引起敏感器件如SRAM單元的短時狀態(tài)翻轉(zhuǎn)，產(chǎn)生軟錯誤。這種輻射產(chǎn)生的失效是單粒子輻射引起的瞬時效應(yīng)，因此也被稱為單粒子效應(yīng)?？馆椛潆娐吩谲娛?、航天等領(lǐng)域具有廣泛的應(yīng)用。對于總劑量效應(yīng)，可通過在工藝、器件、電路和版圖等方面進行抗輻射加固設(shè)計。對于輻射產(chǎn)生的瞬時電流引起的軟錯誤，可通過三模冗余電路、糾錯碼或檢測到錯誤后重新計算等方法進行加固設(shè)計。

　　對于NBTI、HCI效應(yīng)和EM效應(yīng)引起的可靠性問題，建立精確的物理模型和電路級、單元級的仿真方法更為重要。有了精確的分析結(jié)果，才能有針對性地對電路進行優(yōu)化。目前，ESD保護電路已較為成熟?？馆椛潆娐吩O(shè)計是可靠性設(shè)計中較為專門的領(lǐng)域，主要在軍事和航天中應(yīng)用，可通過電路和工藝上的加固，以及電路的冗余設(shè)計等方法降低輻射的影響，提高電路可靠性。

更多信息可以來這里獲取==>>電子技術(shù)應(yīng)用-AET<<