基于FPGA的雷達A式顯示電路設計
2022年電子技術應用第8期
阮成肖
江蘇自動化研究所，江蘇 連云港222061
摘要： 為了實現(xiàn)對雷達顯示技術的優(yōu)化與升級，設計實現(xiàn)了一種基于FPGA的雷達A式顯示電路，采用FPGA集成雷達顯示IP核實現(xiàn)雷達前端信號的采樣、處理及顯示。該設計利用FPGA芯片龐大的可編程邏輯單元以及豐富的成熟IP核的優(yōu)勢，實現(xiàn)了單片邏輯芯片實現(xiàn)雷達輸入信號的接收、采樣、變換以及顯示的功能，簡化了以往雷達顯示電路的硬件結(jié)構(gòu)，降低了信號的顯示延遲，整體提升雷達顯示性能。同時該設計可以通過進一步修改內(nèi)部IP核實現(xiàn)其他雷達顯示方式，使其具備硬件設備的通用性和可擴展性。
中圖分類號： TN952
文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.229987
中文引用格式： 阮成肖. 基于FPGA的雷達A式顯示電路設計[J].電子技術應用，2022，48(8)：24-28.
英文引用格式： Ruan Chengxiao. Design of radar A-display circuit based on FPGA[J]. Application of Electronic Technique，2022，48(8)：24-28.
文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.229987
中文引用格式： 阮成肖. 基于FPGA的雷達A式顯示電路設計[J].電子技術應用，2022，48(8)：24-28.
英文引用格式： Ruan Chengxiao. Design of radar A-display circuit based on FPGA[J]. Application of Electronic Technique，2022，48(8)：24-28.
Design of radar A-display circuit based on FPGA
Ruan Chengxiao
Jiangsu Automation Research Institute，Lianyungang 222061，China
Abstract： In order to optimize and upgrade radar display technology, a radar A-display circuit based on FPGA is designed and implemented in this paper. The FPGA integrated radar display IP core is used to realize the sampling, processing and displaying of radar front-end signals. The design takes advantage of the huge programmable logic unit of the FPGA chip. The rich mature IP cores realize the functions of receiving, sampling, transforming and displaying the radar input signal of the single-chip logic chip. It simplified the hardware structure of the previous radar display system, reduced the display delay of the signal, and improved the radar display performance. At the same time, the design can realize other radar display methods by further modifying the internal IP core, so that it has the versatility and scalability of hardware devices.
Key words : FPGA；IP core；radar video；display technology
0 引言
隨著電子設備的飛速發(fā)展，雷達技術也取得了跨越式發(fā)展，當前的雷達視頻顯示技術已不能滿足人們的需求。特別是對雷達終端顯示的可操作性、分辨率，以及顯示的內(nèi)容和層次提出了更高的要求[1]。雷達顯示技術主要用來顯示雷達所獲得的目標信息和情報[2]，完成顯示雷達回波、雷達狀態(tài)等信息，是雷達系統(tǒng)的重要組成部分[3]。傳統(tǒng)的雷達顯示技術主要基于結(jié)構(gòu)復雜的專用硬件設備，價格昂貴，移植性差，通用性不夠理想，功能有限且開發(fā)升級周期較長[4]。隨著現(xiàn)代雷達的發(fā)展，如何依據(jù)最新的芯片技術提高雷達顯示性能是雷達顯示的基本要求。本文分析原有雷達顯示技術的不足，針對雷達的A式顯示，提出了一種基于FPGA的雷達A式顯示電路設計，實現(xiàn)對目標回波信號的采集、存儲及實時顯示[5-6]。利用現(xiàn)場可編程芯片龐大的邏輯單元以及越來越豐富的免費IP核，將雷達A式顯示的全部功能置于一片F(xiàn)PGA中[7-8]，完成單片F(xiàn)PGA可以實現(xiàn)雷達前端信號的分選、采樣、數(shù)值變換、波門疊加、線存、幀存、像素變換等功能。
本文詳細內(nèi)容請下載：http://ihrv.cn/resource/share/2000004644。
作者信息：
阮成肖
(江蘇自動化研究所，江蘇 連云港222061)
此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權禁止轉(zhuǎn)載。