《電子技術(shù)應(yīng)用》
您所在的位置：首頁(yè) > 可编程逻辑 > 设计应用 > 基于FPGA的雷达A式显示电路设计
基于FPGA的雷达A式显示电路设计
2022年电子技术应用第8期
阮成肖
江苏自动化研究所，江苏 连云港222061
摘要： 为了实现对雷达显示技术的优化与升级，设计实现了一种基于FPGA的雷达A式显示电路，采用FPGA集成雷达显示IP核实现雷达前端信号的采样、处理及显示。该设计利用FPGA芯片庞大的可编程逻辑单元以及丰富的成熟IP核的优势，实现了单片逻辑芯片实现雷达输入信号的接收、采样、变换以及显示的功能，简化了以往雷达显示电路的硬件结构，降低了信号的显示延迟，整体提升雷达显示性能。同时该设计可以通过进一步修改内部IP核实现其他雷达显示方式，使其具备硬件设备的通用性和可扩展性。
中圖分類號(hào)： TN952
文獻(xiàn)標(biāo)識(shí)碼： A
DOI：10.16157/j.issn.0258-7998.229987
中文引用格式： 阮成肖. 基于FPGA的雷達(dá)A式顯示電路設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2022，48(8)：24-28.
英文引用格式： Ruan Chengxiao. Design of radar A-display circuit based on FPGA[J]. Application of Electronic Technique，2022，48(8)：24-28.
Design of radar A-display circuit based on FPGA
Ruan Chengxiao
Jiangsu Automation Research Institute，Lianyungang 222061，China
Abstract： In order to optimize and upgrade radar display technology, a radar A-display circuit based on FPGA is designed and implemented in this paper. The FPGA integrated radar display IP core is used to realize the sampling, processing and displaying of radar front-end signals. The design takes advantage of the huge programmable logic unit of the FPGA chip. The rich mature IP cores realize the functions of receiving, sampling, transforming and displaying the radar input signal of the single-chip logic chip. It simplified the hardware structure of the previous radar display system, reduced the display delay of the signal, and improved the radar display performance. At the same time, the design can realize other radar display methods by further modifying the internal IP core, so that it has the versatility and scalability of hardware devices.
Key words : FPGA；IP core；radar video；display technology

0 引言

    隨著電子設(shè)備的飛速發(fā)展，雷達(dá)技術(shù)也取得了跨越式發(fā)展，當(dāng)前的雷達(dá)視頻顯示技術(shù)已不能滿足人們的需求。特別是對(duì)雷達(dá)終端顯示的可操作性、分辨率，以及顯示的內(nèi)容和層次提出了更高的要求[1]。雷達(dá)顯示技術(shù)主要用來(lái)顯示雷達(dá)所獲得的目標(biāo)信息和情報(bào)[2]，完成顯示雷達(dá)回波、雷達(dá)狀態(tài)等信息，是雷達(dá)系統(tǒng)的重要組成部分[3]。傳統(tǒng)的雷達(dá)顯示技術(shù)主要基于結(jié)構(gòu)復(fù)雜的專用硬件設(shè)備，價(jià)格昂貴，移植性差，通用性不夠理想，功能有限且開發(fā)升級(jí)周期較長(zhǎng)[4]。隨著現(xiàn)代雷達(dá)的發(fā)展，如何依據(jù)最新的芯片技術(shù)提高雷達(dá)顯示性能是雷達(dá)顯示的基本要求。本文分析原有雷達(dá)顯示技術(shù)的不足，針對(duì)雷達(dá)的A式顯示，提出了一種基于FPGA的雷達(dá)A式顯示電路設(shè)計(jì)，實(shí)現(xiàn)對(duì)目標(biāo)回波信號(hào)的采集、存儲(chǔ)及實(shí)時(shí)顯示[5-6]。利用現(xiàn)場(chǎng)可編程芯片龐大的邏輯單元以及越來(lái)越豐富的免費(fèi)IP核，將雷達(dá)A式顯示的全部功能置于一片F(xiàn)PGA中[7-8]，完成單片F(xiàn)PGA可以實(shí)現(xiàn)雷達(dá)前端信號(hào)的分選、采樣、數(shù)值變換、波門疊加、線存、幀存、像素變換等功能。




本文詳細(xì)內(nèi)容請(qǐng)下載：http://ihrv.cn/resource/share/2000004644。




作者信息：

阮成肖

(江蘇自動(dòng)化研究所，江蘇 連云港222061)




wd.jpg

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。