《電子技術(shù)應(yīng)用》
您所在的位置：首頁 > 模擬設(shè)計(jì) > 設(shè)計(jì)應(yīng)用 > PowperPC架構(gòu)下USB3.0的IP核軟硬件協(xié)作驗(yàn)證
PowperPC架構(gòu)下USB3.0的IP核軟硬件協(xié)作驗(yàn)證
2022年電子技術(shù)應(yīng)用第5期
鄧佳偉，張梅娟，王 琪，楊楚瑋，應(yīng)凌楷
中國電子科技集團(tuán)第五十八研究所 CPU研究室，江蘇 無錫214062
摘要： 隨著USB(Universal Serial Bus)設(shè)備傳輸速率要求的不斷提高，傳統(tǒng)基于USB2.0控制器設(shè)計(jì)的PowerPC架構(gòu)處理器已經(jīng)不能滿足高速率、大容量傳輸?shù)男枨蟆Ｌ岢隽艘环N基于PowerPC架構(gòu)的USB3.0的處理器解決方案。通過對(duì)比USB3.0和 USB2.0，USB3.0擁有更高的傳輸速率，同時(shí)具備更強(qiáng)的抗干擾能力。通過和高性能PowerPC處理器協(xié)同工作，顯著提高了USB控制器的傳輸能力，充分利用了PowerPC計(jì)算資源。闡述了一種基于PowerPC架構(gòu)下USB3.0的IP核(Interllectual Property Core)方案設(shè)計(jì)。最后結(jié)合軟硬件協(xié)作驗(yàn)證方法，驗(yàn)證方案可行性，為后續(xù)芯片設(shè)計(jì)和驗(yàn)證奠定了一定的技術(shù)基礎(chǔ)。
中圖分類號(hào)： TN401
文獻(xiàn)標(biāo)識(shí)碼： A
DOI：10.16157/j.issn.0258-7998.212329
中文引用格式： 鄧佳偉，張梅娟，王琪，等. PowperPC架構(gòu)下USB3.0的IP核軟硬件協(xié)作驗(yàn)證[J].電子技術(shù)應(yīng)用，2022，48(5)：37-41.
英文引用格式： Deng Jiawei，Zhang Meijuan，Wang Qi，et al. Hardware/software co-verification of USB3.0 IP core under PowerPC architecture[J]. Application of Electronic Technique，2022，48(5)：37-41.
Hardware/software co-verification of USB3.0 IP core under PowerPC architecture
Deng Jiawei，Zhang Meijuan，Wang Qi，Yang Chuwei，Ying Lingkai
CPU Research Office，The 58th Ｒesearch Institute，CETC，Wuxi 214062，China
Abstract： With the increasing requirement of transmission rate of USB,the traditional PowerPC processor based on the USB2.0 can not meeet the requirements of high speed and large-capacity transmission.The paper presents a solution of USB 3.0 base on PowerPC processor architecture. By comparing USB3.0 and USB2.0, USB3.0 has higher transmission rate.By cooperating with the high preformance PowerPC processor, the transfer capability of the USB controller is improved significantly, and ther PowerPC computing resources are fully utilized.This paper describes a programme of USB3.0 IP core based on the PowerPC architecture. Finally the the method of hardware/softeware cooperative verification is used to verfiy the feasibility of the design,which lays a technical foundation of subsequent chip design and verification.
Key words : PowerPC；universal serial bus 3.0；Linux；hardware/software co-design technology；IP Core

0 引言

    傳統(tǒng)USB2.0協(xié)議最大帶寬480 Mb/s，USB2.0已經(jīng)不能滿足用戶的需求，USB3.0作為新一代高速接口，不但兼容USB2.0協(xié)議，而且在低速、全速、高速的三種傳輸模式基礎(chǔ)上增加了一種超高速模式。USB3.0工作單元擁有兩個(gè)數(shù)據(jù)傳輸通道，一對(duì)通道用于傳輸速率可高達(dá)5 Gb/s的超高速數(shù)據(jù)傳輸，同時(shí)還有一對(duì)通道用于支持USB2.0的數(shù)據(jù)通信。

    PowerPC架構(gòu)是一種精簡指令集(RISC)架構(gòu)，其原始的設(shè)計(jì)源自IBM的POWER RISC架構(gòu)。PowerPC架構(gòu)處理器有著廣泛的應(yīng)用，主要集中在服務(wù)器CPU和嵌入式CPU市場。PowerPC在嵌入式處理器上表現(xiàn)非常優(yōu)異，不僅具備高性能，低功耗以及較低散熱量等特點(diǎn)，而且資源豐富，能夠滿足各類需求。

    芯片驗(yàn)證主要為了驗(yàn)證研制芯片的功能性，驗(yàn)證其各功能設(shè)計(jì)正確。驗(yàn)證的方法有很多，主要有基于事件的驗(yàn)證、基于周期的模擬驗(yàn)證、基于事務(wù)的驗(yàn)證、軟硬件協(xié)同驗(yàn)證、驗(yàn)證仿真器驗(yàn)證和形式驗(yàn)證等?；谲浻布到y(tǒng)驗(yàn)證[1-2]是將軟硬件同時(shí)集成并加以驗(yàn)證，驗(yàn)證人員直接在芯片設(shè)計(jì)過程中參與，在硬件設(shè)計(jì)平臺(tái)上運(yùn)行軟件。協(xié)同驗(yàn)證中驗(yàn)證平臺(tái)設(shè)計(jì)采用真實(shí)的輸入激勵(lì)來模擬，減少了驗(yàn)證平臺(tái)和芯片差異性[3]，但由于驗(yàn)證平臺(tái)一般的模擬速度不夠快等問題，系統(tǒng)驗(yàn)證提供不了足夠高的性能，特別在實(shí)時(shí)操作系統(tǒng)上運(yùn)行各種應(yīng)用。




本文詳細(xì)內(nèi)容請(qǐng)下載：http://ihrv.cn/resource/share/2000004273。




作者信息：

鄧佳偉，張梅娟，王  琪，楊楚瑋，應(yīng)凌楷

(中國電子科技集團(tuán)第五十八研究所 CPU研究室，江蘇 無錫214062)




wd.jpg

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。