《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 微波|射频 > 设计应用 > 一种实时频谱仪中帧检波器的FPGA实现
一种实时频谱仪中帧检波器的FPGA实现
2021年电子技术应用第12期
郭 静,何 鹏
中国电子科技集团公司第四十一研究所,山东 青岛266555
摘要: 针对实时频谱仪中无缝频谱数据量巨大导致难以进行传输和显示的问题,基于FPGA的FIFO资源设计了一种适用于实时频谱仪的帧检波器,在保留信号特征的条件下将多帧频谱数据合并为一帧进行传输与刷新。仿真与实际测试结果表明该检波器具有正峰值、负峰值、平均值和实时刷新四种检波方式,能够在检波的同时实现对分析带宽外频谱数据的截断。相比于传统基于RAM实现的帧检波器,该检波器不需要控制RAM读写地址,易于实现,占用逻辑资源较少,已在实时频谱仪中得到应用。
中圖分類號: TN47
文獻(xiàn)標(biāo)識碼: A
DOI:10.16157/j.issn.0258-7998.212124
中文引用格式: 郭靜,何鵬. 一種實時頻譜儀中幀檢波器的FPGA實現(xiàn)[J].電子技術(shù)應(yīng)用,2021,47(12):35-38.
英文引用格式: Guo Jing,He Peng. A realization of frame detector in real-time spectrum analyzer based on FPGA[J]. Application of Electronic Technique,2021,47(12):35-38.
A realization of frame detector in real-time spectrum analyzer based on FPGA
Guo Jing,He Peng
The 41st Institute of CETC,Qingdao 266555,China
Abstract: For coping with transmission and display problem caused by the huge amount of seamless spectrum data in real-time spectrum analyzer, this article designed a FIFO-based frame detector of real-time spectrum analyzer in FPGA. It combines multiple frames of spectrum data into one frame for transmission and refresh while retaining signal characteristics. By simulation and actual testing,results show that the detector has four types of detection: peak value, negative value, mean value and real-time sample value. It also can cut off the spectrum data outside the analysis bandwidth while detecting. Compared with the traditional RAM-based frame detector, the detector does not need to control RAM read and write addresses, is easy to implement, occupies less logic resources, and has been applied in real-time spectrum analyzers.
Key words : real-time spectrum analyzer;detector;frame detect;FPGA

0 引言

    隨著無線電技術(shù)的快速發(fā)展,信號越來越呈現(xiàn)出復(fù)雜性、瞬變性、傳輸快、高帶寬等特點,對射頻信號的測試和檢測要求越來越高,信號測量分析技術(shù)的發(fā)展也面臨著很大的挑戰(zhàn)和機(jī)遇[1-3]。傳統(tǒng)的頻譜儀由于不能進(jìn)行實時數(shù)據(jù)處理,容易導(dǎo)致突發(fā)瞬變信號的遺漏,已經(jīng)無法滿足復(fù)雜信號對頻譜分析和測試的需求。為滿足復(fù)雜電磁環(huán)境下的信號測試工作需要,實時頻譜分析儀應(yīng)運而生并得到了快速發(fā)展[4-5]。

    實時頻譜分析儀具有無縫數(shù)據(jù)處理能力[6-7],實時處理FFT模塊完成時域數(shù)據(jù)到頻域數(shù)據(jù)的轉(zhuǎn)換,得到每秒數(shù)十萬甚至上百萬數(shù)量級的頻譜幀,如此龐大的數(shù)據(jù)量不僅難以進(jìn)行數(shù)據(jù)傳輸,而且更無法實時顯示[8],因此需要實時檢波技術(shù)來解決傳輸和刷新的瓶頸。傳統(tǒng)實時頻譜儀中的幀檢波器通常采用RAM資源進(jìn)行實現(xiàn)[9-10],在檢波過程中需要對RAM進(jìn)行讀、寫地址的控制,控制方法較為繁瑣且占用邏輯資源。本文提出了一種基于FPGA FIFO資源實現(xiàn)的實時檢波器,不需要控制讀寫地址,只需控制新來的頻譜數(shù)據(jù)與FIFO中存儲的數(shù)據(jù)一一比較或累加后重新寫入FIFO,實現(xiàn)方式簡單且占用邏輯資源較少。




本文詳細(xì)內(nèi)容請下載:http://ihrv.cn/resource/share/2000003867




作者信息:

郭  靜,何  鵬

(中國電子科技集團(tuán)公司第四十一研究所,山東 青島266555)




wd.jpg

此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權(quán)禁止轉(zhuǎn)載。