該合作支持雙方去實(shí)現(xiàn)提供業(yè)內(nèi)質(zhì)量最佳RISC－V的共同愿景

中國(guó)上海，2021年11月25日——RISC－V驗(yàn)證解決方案的領(lǐng)導(dǎo)者Imperas Software Ltd．和領(lǐng)先的定制化RISC－V處理器半導(dǎo)體知識(shí)產(chǎn)權(quán)（IP）內(nèi)核供應(yīng)商Codasip日前聯(lián)合宣布：Codasip已為其IP設(shè)計(jì)引入了Imperas參考設(shè)計(jì)和Imperas DV解決方案。Codasip已在處理器驗(yàn)證方面進(jìn)行了巨大的投入，以提供業(yè)界最高質(zhì)量的RISC－V處理器。

Codasip在其DV測(cè)試平臺(tái)中集成了Imperas黃金參考模型，以確保實(shí)現(xiàn)高效的驗(yàn)證流程并能夠適應(yīng)多樣化且靈活的功能和選擇項(xiàng)，同時(shí)可在未來(lái)內(nèi)核產(chǎn)品的整個(gè)路線圖上進(jìn)行擴(kuò)展，以實(shí)現(xiàn)對(duì)功能質(zhì)量的嚴(yán)格保障。

RISC－V是一種模塊化架構(gòu)，它可提供由許多不同基本指令、標(biāo)準(zhǔn)可選擴(kuò)展項(xiàng)和自定義指令構(gòu)成的組合，這引起了業(yè)界對(duì)RISC－V實(shí)現(xiàn)方法和碎片化風(fēng)險(xiǎn)的擔(dān)憂。Codasip的內(nèi)部測(cè)試已經(jīng)采用了一個(gè)內(nèi)部的具有精確指令的模型、多個(gè)直接和隨機(jī)測(cè)試源（可由內(nèi)部和外部提供），以及多種不同的技術(shù)來(lái)檢查和確保處理器的符合性。Imperas的可配置參考模型已經(jīng)經(jīng)過(guò)了全面的測(cè)試，并能實(shí)現(xiàn)所有的配置選項(xiàng)，來(lái)支持這種綜合解決方案。

位于法國(guó)索菲亞科技園（Sophia－Antipolis）的Codasip工程團(tuán)隊(duì)已專精于處理器領(lǐng)域多年，非常了解不斷演進(jìn)的RISC－V規(guī)范所帶來(lái)的挑戰(zhàn)、完整的Codasip處理器IP產(chǎn)品組合、各種擴(kuò)展選項(xiàng)和可配置功能、以及未來(lái)路線圖計(jì)劃等。Imperas解決方案被業(yè)界認(rèn)為是支持可運(yùn)營(yíng)工作負(fù)載和規(guī)模要求的理想選擇。Codasip工程團(tuán)隊(duì)圍繞Imperas RISC－V參考模型設(shè)置了基礎(chǔ)架構(gòu)和測(cè)試框架，以有效地測(cè)試所有配置，并能夠接納路線圖上的新功能。

Codasip驗(yàn)證總監(jiān)Philippe Luc表示：“Imperas在RISC－V仿真技術(shù)和處理器驗(yàn)證方面是行業(yè)先驅(qū)。雖然處理器驗(yàn)證并不是一個(gè)新問(wèn)題，但問(wèn)題是市場(chǎng)上眾多RISC－V供應(yīng)商帶來(lái)了各自的定制化方案和不同的驗(yàn)證等級(jí)或一致性方案，從而使客戶自然而然地對(duì)RISC－V的質(zhì)量和碎片化問(wèn)題都產(chǎn)生了擔(dān)憂。Codasip團(tuán)隊(duì)對(duì)自己嚴(yán)格的驗(yàn)證方法感到非常自豪，通過(guò)將Imperas的參考設(shè)計(jì)和解決方案納入到我們質(zhì)量流程中并成為其中一個(gè)重要組成部分，則進(jìn)一步擴(kuò)大了我們的差異化優(yōu)勢(shì)。Imperas的獨(dú)立性、聲譽(yù)和技術(shù)實(shí)力讓我們的客戶更加放心，因?yàn)槲覀兊慕M合能夠提供業(yè)內(nèi)最佳的RISC－V處理器?！?/p>

Imperas Software Ltd首席執(zhí)行官Simon Davidmann補(bǔ)充道：“Codasip為RISC－V市場(chǎng)提供了一系列處理器解決方案，它們可以幫助各種應(yīng)用去優(yōu)化性能。該處理器IP的設(shè)計(jì)驗(yàn)證是Codasip在向下一代IP發(fā)展時(shí)，繼續(xù)提供最高質(zhì)量處理器的基礎(chǔ)。每項(xiàng)附加的、可選的功能都會(huì)使驗(yàn)證工作量增加一倍。Imperas提供的解決之道是通過(guò)使用仿真將持續(xù)集成／持續(xù)開發(fā)工作應(yīng)用到一個(gè)復(fù)雜的處理器DV環(huán)境中，從而支持Codasip的開發(fā)，并在不影響可選功能的情況下提供效率優(yōu)勢(shì)。Imperas和Codasip有一個(gè)共同的愿景，即提高RISC－V的質(zhì)量是其成功的關(guān)鍵。”

供貨

用于Codasip的Imperas RISC－V參考模型現(xiàn)在已可向客戶和合作伙伴供貨，用于其軟件開發(fā)并作為其虛擬平臺(tái)的基礎(chǔ)。

RISC－V峰會(huì)和設(shè)計(jì)自動(dòng)化大會(huì)（DAC）兩大行業(yè)活動(dòng)將于2021年12月6日至8日在加利福尼亞州舊金山同場(chǎng)舉行。Imperas是2021 RISC－V峰會(huì)的鉆石贊助商，如希望了解有關(guān)主題演講內(nèi)容、安排會(huì)談和申請(qǐng)演示，請(qǐng)?jiān)L問(wèn)此鏈接。

Codasip是2021 RISC－V峰會(huì)的白金贊助商，如希望了解Codasip的參會(huì)情況、主題演講內(nèi)容和其他展示，以及安排與我們團(tuán)隊(duì)會(huì)面，請(qǐng)?jiān)L問(wèn)這里。

關(guān)于Imperas

Imperas是一家領(lǐng)先的RISC－V處理器模型、硬件設(shè)計(jì)驗(yàn)證解決方案和軟件仿真虛擬原型的供應(yīng)商。Imperas和開放虛擬平臺(tái)（Open Virtual Platforms，OVP）攜手推廣開源模型，可滿足各種處理器、IP供應(yīng)商、中央處理器（CPU）架構(gòu)、系統(tǒng)IP以及處理器和系統(tǒng)的參考平臺(tái)模型的需求，覆蓋了從簡(jiǎn)單的單核裸金屬平臺(tái)到支持SMP Linux的全異構(gòu)多核系統(tǒng)。所有模型均可從Imperas的網(wǎng)站www．imperas．com和開放虛擬平臺(tái)（OVP）網(wǎng)站上獲得。

關(guān)于Codasip

Codasip提供領(lǐng)先的RISC－V處理器IP及高級(jí)處理器設(shè)計(jì)工具，可為芯片設(shè)計(jì)人員提供RISC－V開放指令集架構(gòu)（ISA）的所有優(yōu)勢(shì)，以及獨(dú)有的對(duì)處理器IP進(jìn)行定制的能力。作為RISC－V國(guó)際基金會(huì)的創(chuàng)始成員之一，以及LLVM和基于GNU處理器解決方案的長(zhǎng)期提供商，Codasip致力于推動(dòng)嵌入式處理器和應(yīng)用處理器的開放標(biāo)準(zhǔn)。公司創(chuàng)立于2014年，總部位于德國(guó)慕尼黑市；Codasip目前在歐洲有多個(gè)研發(fā)中心，在中國(guó)設(shè)有分公司，其銷售代表覆蓋全球。