《電子技術應用》
您所在的位置:首頁 > 嵌入式技術 > 新品快遞 > UltraSoC推出完整的集成開發(fā)環(huán)境(IDE)UltraDevelop 2

UltraSoC推出完整的集成開發(fā)環(huán)境(IDE)UltraDevelop 2

全新集成化多核調(diào)試、可視化和數(shù)據(jù)科學分析套件擴展其工具產(chǎn)品線
2018-10-18

  UltraSoC今日宣布推出完整的集成開發(fā)環(huán)境(IDE)UltraDevelop 2,它為系統(tǒng)級芯片(SoC)開發(fā)團隊提供了將全面的調(diào)試、運行控制和性能調(diào)整與先進的可視化和數(shù)據(jù)科學功能相結合的能力。通過融合UltraSoC合作伙伴Imperas和Percepio的技術,UltraDevelop 2釋放出了UltraSoC系統(tǒng)級片上監(jiān)控和分析基礎架構的潛力,通過提供可操作的內(nèi)在信息來大幅降低開發(fā)成本和縮短達成收入的時間,并提高產(chǎn)品的質量。

  新的UltraDevelop工具套件為SoC開發(fā)和調(diào)試提供了一種全面的、系統(tǒng)級的方法,從而支持工程師在任何抽象級別上去查看和分析硬件、固件和軟件間的相互關聯(lián)行為,并根據(jù)當前的任務在視圖和工具之間去進行交互性地切換。UltraSoC新開發(fā)的數(shù)據(jù)分析擴展項提供了諸如異常檢測、熱點圖分析和根本原因分析等先進功能。基于Percepio Tracealyzer工具的可視化功能可為工程師提供硬件操作和高階軟件執(zhí)行的集成化可視性。而加入Imperas的MPD調(diào)試器,則可為當今的多核、多線程平臺提供支持,包括那些將基于不同CPU架構的內(nèi)核組合到復雜異構系統(tǒng)之中的器件。

  基于行業(yè)標準的Eclipse平臺,UltraDevelop 2提供了一個其中包含單步和斷點代碼執(zhí)行狀態(tài)的集成化可視環(huán)境,可用于SoC內(nèi)硬件結構上的多個處理器、指令跟蹤、以及實時和協(xié)議自適應的總線監(jiān)控。工程師可以同時查看諸如內(nèi)存控制器和互連/ NoC等硬件結構行為,以及所有通過多個不同內(nèi)核的、甚至是不同架構的軟件執(zhí)行。簡單單核調(diào)試的設計人員可以訪問相同的集成化調(diào)試功能,同時使用開源GDB調(diào)試器。

  UltraDevelop 2的架構可為SoC設計人員在選擇開發(fā)平臺時提供平衡功能和靈活性的最優(yōu)方案。它包括一個調(diào)試適配器庫,它可以對來自多家供應商的20多種處理器內(nèi)核架構進行實時運行控制,這些供應商包括Arm、MIPS和RISC-V(由Andes、Esperanto和SiFive開發(fā))等。在統(tǒng)一的Eclipse環(huán)境中,工程師團隊可以從諸如Lauterbach等UltraSoC現(xiàn)有合作伙伴中選擇去部署第三方工具,這些合作伙伴從底層就支持UltraSoC硬件功能,或者他們也可以選擇UltraSoC提供的預集成配置。

  通過添加新的分析和數(shù)據(jù)科學功能,UltraSoC獨立于供應商的、系統(tǒng)級的硬件/軟件調(diào)試方法得到了顯著增強。UltraDevelop 2提供了一套可以對片上行為進行詳細大數(shù)據(jù)分析的模塊,可實現(xiàn)包括異常檢測、熱圖分析和根本原因分析。這些包括案例應用和配置,例如用于諸如ISO26262和其他標準中強制實施的嚴格驗證和確認等功能安全性、檢測漏洞或不必要的互動的網(wǎng)絡安全、以及諸如識別多線程軟件棧中的低效率和在高性能計算環(huán)境中導致“長尾”錯誤的、難以發(fā)現(xiàn)的狀態(tài)等性能優(yōu)化。

  UltraDevelop 2用戶可以通過一系列腳本(Python)化模組來擴展這些功能、自定義框架和配置測試系統(tǒng),這些模組可以直接訪問UltraSoC片上監(jiān)視器提供的數(shù)據(jù)。這些也提供了諸如終端服務等配置選項和更高級別的功能。

  在UltraDevelop 2中加入的Percepio的Tracealyzer工具,為UltraDevelop套件帶來了強大的數(shù)據(jù)分析和可視化功能,這使得硬件和軟件開發(fā)兩者相互結合。Tracealyzer工具“了解”軟件或實時操作系統(tǒng)(RTOS)中高級事件的含義,連接相關事件和可視環(huán)境,并通過對系統(tǒng)級操作進行高度直觀的、視覺化的展望,補充了UltraSoC硬件監(jiān)視器收集的信息。它集成了一個非??焖俸托∏傻臄?shù)據(jù)庫,可以有效地顯示、過濾或分析TB級的Trace文件。

  通過集成Imperas的MPD,可允許UltraDevelop 2用戶在一個平臺中同時對多個應用處理器進行調(diào)試,包括單核、多核和多線程變量。外設可以同時與應用一起調(diào)試,讓開發(fā)人員看到運行在平臺和應用代碼的上下文中的外設,并進一步擴展UltraDevelop 2的硬件/軟件協(xié)同開發(fā)能力。這項集成是兩家公司于2018年6月宣布建立廣泛合作伙伴關系中的一部分,這將把嵌入式分析和虛擬平臺技術結合在一起形成強大的合力,并推動統(tǒng)一的系統(tǒng)級流片前和流片后硅開發(fā)流程。

  為了進一步實現(xiàn)為開發(fā)人員帶來更高選擇性和靈活性的目標,并為了支持可擴展性,UltraDevelop 2利用了行業(yè)標準接口,如Eclipse目標通信框架(TCF)、GDB遠程串行協(xié)議(RSP)和壓縮類型格式( CTF),以及MI這種通常用于在調(diào)試器后端和IDE前端之間進行通信的機器接口層。 此外,UltraSoC利用OpenOCD項目并添加自定義擴展,以通過其片上監(jiān)控和分析硬件來提供調(diào)試支持,并將結果發(fā)布回開源社區(qū)以支持下一步的開發(fā)。

  UltraDevelop 2將于2019年第一季度向個別客戶提供,不久后將全面上市

  關于UltraSoC

  UltraSoC 是一家為系統(tǒng)級芯片(SoC)提供內(nèi)部分析及監(jiān)測技術的先鋒企業(yè),正是這些SoC驅動了當今的各種電子產(chǎn)品。公司的嵌入式分析技術可支持產(chǎn)品設計人員去增加先進的網(wǎng)絡安全、功能安全性以及性能微調(diào)等特性;與此同時該技術還能幫助企業(yè)更好地應對不斷升級的系統(tǒng)復雜性難題以及日益嚴苛的縮短上市時間需求。UltraSoC的技術以半導體知識產(chǎn)權(semiconductor IP)和軟件的形式提供給客戶,其最終應用覆蓋了消費電子、計算和通信等行業(yè)。更多信息,請訪問www.ultrasoc.com


本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認版權者。如涉及作品內(nèi)容、版權和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,避免給雙方造成不必要的經(jīng)濟損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。