從1960年代到2010年代，縮小晶體管的工程創(chuàng)新大約每兩年使單個計算機(jī)芯片上的晶體管數(shù)量增加一倍，摩爾定律引領(lǐng)了芯片速度和效率的持續(xù)提高。

　　10nm、7nm、5nm、3nm…這些逐漸縮小的芯片制程數(shù)字，正是全球電子產(chǎn)品整體性能不斷進(jìn)化的核心驅(qū)動力。隨著制造更小的晶體管工程難度逐漸加劇，甚至無法解決，從而導(dǎo)致半導(dǎo)體行業(yè)的資本支出和人才成本以不可持續(xù)的速度增長。

　　國際商業(yè)戰(zhàn)略公司 （IBS） 首席執(zhí)行官Handel Jones表示：“設(shè)計28nm芯片的平均成本為4000萬美元。相比之下，設(shè)計7nm芯片的成本為2.17億美元，設(shè)計5nm設(shè)備的成本為 4.16億美元，3nm設(shè)計更是將耗資高達(dá)5.9億美元?！?/p>

　　在先進(jìn)工藝設(shè)計成本上，知名半導(dǎo)體技術(shù)研究機(jī)構(gòu)Semiengingeering也統(tǒng)計了不同工藝下芯片所需費(fèi)用，其中28nm節(jié)點(diǎn)上開發(fā)芯片只要5130萬美元投入，16nm節(jié)點(diǎn)需要1億美元，7nm節(jié)點(diǎn)需要2.97億美元，到了5nm節(jié)點(diǎn)，開發(fā)芯片的費(fèi)用將達(dá)到5.42億美元，3nm節(jié)點(diǎn)的數(shù)據(jù)還沒有，大概是因?yàn)?nm現(xiàn)在還在研發(fā)階段，成本不好估算。但從這個趨勢來看，3nm芯片研發(fā)費(fèi)用或?qū)⒔咏?0億美元。

　　先進(jìn)工藝設(shè)計成本 （圖源：Semiengingeering）

　　按照臺積電、三星的說法，預(yù)計在2022年進(jìn)入3nm階段。可見，先進(jìn)芯片的燒錢游戲正在加速。IBS數(shù)據(jù)顯示，3nm工藝開發(fā)將耗資40億至50億美元，而興建一條3nm產(chǎn)線的成本約為150-200億美元。這一數(shù)據(jù)也解釋了為什么臺積電此前宣布的3nm晶圓廠需要200億美元投資的原因。而三星為了進(jìn)入3nm工藝，投的錢一點(diǎn)都不比臺積電少，單從這一點(diǎn)來看，很多的芯片制造企業(yè)就沒有這個實(shí)力。

　　的確，制程工藝的研發(fā)和生產(chǎn)成本逐代上漲，飆高的技術(shù)難度和研發(fā)成本將大多數(shù)芯片代工廠攔在半山腰。2018 年，因高昂的研發(fā)成本，當(dāng)時排名世界第二的代工廠格羅方德被迫放棄7nm制程的研發(fā)。目前，全球唯有臺積電、三星、英特爾還在向峰頂沖刺。

　　在全球備戰(zhàn)3nm及更先進(jìn)制程工藝節(jié)點(diǎn)之際，本文圍繞芯片設(shè)計和制造中的多個關(guān)鍵節(jié)點(diǎn)，來分析一下3nm芯片或先進(jìn)制程芯片的成本究竟為何達(dá)到如此之高。

　　先進(jìn)制程芯片成本為啥這么貴？

　　根據(jù)芯片的制造流程，可以分為主產(chǎn)業(yè)鏈和支撐產(chǎn)業(yè)鏈：主產(chǎn)業(yè)鏈包括芯片設(shè)計、制造和封測；支撐產(chǎn)業(yè)鏈包括IP、EDA、裝備和材料等。其中，高昂的成本主要由人力與研發(fā)費(fèi)用、流片費(fèi)用、IP和EDA工具授權(quán)費(fèi)等幾部分組成。同時芯片制造環(huán)節(jié)涉及到的晶圓廠投資、晶圓制造以及相關(guān)設(shè)備成本也將會分?jǐn)偟叫酒w成本之中。工藝制程越先進(jìn)，成本更是隨之提高。

　　晶圓代工成本

　　根據(jù)CEST的模型，在5nm節(jié)點(diǎn)上構(gòu)建的單個300mm晶圓的成本約為16988美元，在7nm節(jié)點(diǎn)上構(gòu)建的類似晶圓成本為9346美元。可以看到，相同尺寸晶圓，5nm工藝節(jié)點(diǎn)相比7nm每片晶圓代工售價高7000多美元。

　　按節(jié)點(diǎn)計算2020年每個芯片的代工銷售價格（圖源：CSET）

　　從中可以推斷出，在3nm節(jié)點(diǎn)上構(gòu)建的晶圓成本或?qū)⑦_(dá)到3萬美元左右，晶圓代工成本將進(jìn)一步提高。

　　另一組數(shù)據(jù)也對此進(jìn)行了印證，成本價格在很大程度上取決于芯片制程和晶圓尺寸的不同。IC Insights提供的數(shù)據(jù)顯示，每片0.5μ200mm晶圓代工收入（370美元）與≤20nm 300mm晶圓的代工收入（6050美元）之間相差超過16倍。即使同樣是在300mm晶圓尺寸下，≤20nm 相比28nm工藝，成本相差也達(dá)到一倍。

　　2018年主要技術(shù)節(jié)點(diǎn)和晶圓尺寸的每片晶圓代工收入（圖源：IC Insights）

　　可見，隨著工藝節(jié)點(diǎn)的提升，晶圓代工成本隨之大幅度提升。

　　此外，除了晶圓廠建設(shè)和代工費(fèi)用，晶圓制造廠商的日常運(yùn)營投入也不低（當(dāng)然，此部分已經(jīng)均攤到了代工成本里面）。

　　臺積電企業(yè)社會責(zé)任報告書中的數(shù)據(jù)顯示，2019年臺積電全球能源消耗量達(dá)到143.3億度，作為對比，2019年深圳市1343.88萬常住人口的全年居民用電為146.64億度。由此可見，臺積電一年消耗的電量有多么巨大。

　　而且，精度越高的工藝，或精度越高的光刻設(shè)備，所需電量還會成正比增長。據(jù)臺媒報道，以5nm為例，臺積電5nm芯片大規(guī)模量產(chǎn)之際，公司單位產(chǎn)品用電量相比2019年上漲了17.9%。

　　掩膜（Mask）成本

　　掩膜版又稱光罩、光掩膜等，是微電子制造過程中的圖形轉(zhuǎn)移工具或母版，其功能類似于傳統(tǒng)照相機(jī)的“底片”，根據(jù)客戶所需要的圖形，通過光刻制版工藝，將微米級和納米級的精細(xì)圖案刻制于掩膜版基板上，是承載圖形設(shè)計和工藝技術(shù)等內(nèi)容的載體。

　　據(jù)IBS數(shù)據(jù)顯示，在16/14nm制程中，所用掩膜成本在500萬美元左右，到7nm制程時，掩膜成本迅速升至1500萬美元。

　　7nm制程中，掩膜成本大概為1500萬美元（圖源：IBS）

　　又從臺積電（IEDM 2019）了解到，從10nm到5nm，隨著EUV光刻技術(shù)的應(yīng)用，掩膜使用數(shù)量有所減少，5nm與10nm制程中掩膜使用數(shù)量相差不多。

　　不同制程中的Mask數(shù)量（圖源：臺積電）

　　但是，在掩膜數(shù)量基本持平的情況下，更先進(jìn)的制程工藝使得掩膜總成本提升，能側(cè)面反映出掩膜平均成本在不斷升高。

　　再反映到芯片成本上，每片CPU的掩膜成本等于掩膜總成本/總產(chǎn)量。如果總體產(chǎn)量小，芯片的成本會因?yàn)檠谀こ杀径^高；如果產(chǎn)量足夠大，比如每年出貨以億計，掩膜成本被巨大的產(chǎn)量分?jǐn)?，可以使每塊CPU的掩膜成本大幅降低，使擁有“更貴的制程工藝+更大的產(chǎn)量”屬性的CPU，比“便宜的制程工藝+較小的產(chǎn)量”的CPU成本更低。

　　可以預(yù)見，到3nm時，掩膜成本預(yù)計將會再度攀升，進(jìn)一步增加芯片成本。

　　EUV光刻機(jī)

　　光刻機(jī)作為芯片制造階段最核心的設(shè)備之一，負(fù)責(zé)“雕刻”電路圖案，其精度決定了制程的精度，其原理是把設(shè)計好的芯片圖案印在掩膜上，接著用激光光束穿過印著圖案的掩膜和光學(xué)鏡片，將芯片圖案曝光在帶有光刻膠涂層的硅片上，最終將掩膜上的圖案轉(zhuǎn)移到芯片光刻膠涂層上。

　　隨著工藝制程的發(fā)展，到7nm及更先進(jìn)的技術(shù)節(jié)點(diǎn)時，需要波長更短的極紫外（EUV）光刻技術(shù)來實(shí)現(xiàn)更小的制程。荷蘭ASML是全球唯一有能力制造EUV光刻機(jī)的廠商。

　　臺積電在7nm+時引入了EUV設(shè)備，但層數(shù)相對有限；6nm增加了EUV層并優(yōu)化了PDK（工藝設(shè)計工具包）；5nm具有完全EUV能力。隨著芯片面向3nm及更先進(jìn)的工藝，芯片制造商將需要一種高數(shù)值孔徑EUV（high-NA EUV）的EUV光刻新技術(shù)。據(jù)ASML財報顯示，他們正在研發(fā)采用high-NA技術(shù)的下一代EUV光刻機(jī)，有更高的數(shù)值孔徑、分辨率和覆蓋能力，較當(dāng)前的EUV光刻機(jī)將提高70%。

　　但EUV光刻機(jī)的價格一直以來十分昂貴，2018年，中芯國際和ASML簽訂了訂購協(xié)議，以1.2億美元的價格訂購了一臺EUV光刻機(jī)。這一價格與PHOTRONICS披露的EUV光刻機(jī)價格基本吻合。

　　設(shè)備成本（圖源：PHOTRONICS）

　　從ASML最新公布的2021年第二季度財報來看，截止2021年7月4日，ASML今年出貨EUV光刻機(jī)16臺，銷售額達(dá)到24.561億歐元，平均每臺EUV光刻機(jī)價格高達(dá)1.535億歐元。

　　ASML 2021年Q2財報（圖源：ASML）

　　再結(jié)合ASML歷年（2018/2019/2020三年）財報數(shù)據(jù)，能夠看到ASML的EUV光刻機(jī)單從1.045億歐元到1.44億歐元，價格逐年攀升。

　　ASML 近三年財報（圖源：ASML）

　　一臺EUV光刻機(jī)售價超過1億美元，而且還相當(dāng)不好買。ASML每推出一代EUV光刻機(jī)，新設(shè)備的生產(chǎn)能力在穩(wěn)步提升，但價格自然更高。據(jù)披露，ASML第二代EUV光刻機(jī)將會是NXE:5000系列，進(jìn)一步提高光刻精度，原計劃2023年問世，現(xiàn)推遲到2025-2026年，而價格預(yù)計將突破3億美元。

　　當(dāng)然，除了價格最貴的EUV光刻機(jī)之外，沉積、刻蝕、清洗、封裝等環(huán)節(jié)所采用的設(shè)備和材料也價格不菲，且成本都在隨著工藝制程向前發(fā)展不斷提高。

　　研發(fā)&人力成本

　　先進(jìn)制程不僅需要巨額的建設(shè)成本，高昂的研發(fā)和人力費(fèi)用也提高了設(shè)計企業(yè)的門檻。

　　芯片設(shè)計包含電路設(shè)計、版圖設(shè)計和光罩制作等，需要考慮多方面因素和知識結(jié)構(gòu)。以大家較為熟悉的5G SoC為例，行業(yè)廠商能夠集成自研的獨(dú)立AI處理單元APU，多模通訊基帶、相機(jī)ISP、各種控制開關(guān)、微核等多個自研模塊。這部分成本很難具體估算，屬于長期的研發(fā)成果，但投入力度從人力成本中可見一斑。

　　人力成本是研發(fā)成本的重要部分，項目開發(fā)效率和質(zhì)量與工程師數(shù)量和水平相關(guān)，國內(nèi)資深芯片設(shè)計工程師年薪一般在50-100萬元之間。據(jù)了解，賽靈思在研發(fā)代號Everest的7nm工藝的FPGA芯片時提到，費(fèi)時4年，動用了1500名工程師才開發(fā)成功，項目耗資超過10億美元。FPGA芯片已經(jīng)如此，更復(fù)雜的高端CPU、GPU芯片所需要的投資更是巨額數(shù)字，英偉達(dá)開發(fā)Xavier動用了2000個工程師，開發(fā)費(fèi)用已達(dá)20億美金。

　　芯片的開發(fā)成本取決于芯片尺寸、芯片類型等，有業(yè)內(nèi)人士表示，最昂貴的設(shè)計（例如某些高端 CPU）比IBS提供的數(shù)據(jù)要高，但其他設(shè)計（例如某些ASIC）則要比IBS數(shù)據(jù)低得多。綜合來看，隨著芯片設(shè)計種類和形態(tài)千差萬別，且正在不斷發(fā)生變化，難以預(yù)測其具體成本。

　　另一方面，晶體管架構(gòu)轉(zhuǎn)向GAA，也在增加芯片成本。

　　當(dāng)前隨著深寬比不斷拉高，F(xiàn)inFET逼近物理極限，為了制造出密度更高的芯片，環(huán)繞式柵極晶體管（GAAFET）成為新的技術(shù)選擇。因此，晶體管結(jié)構(gòu)從FinFET走向GAA，成為摩爾定律續(xù)命的關(guān)鍵。

　　三星、臺積電、英特爾均引入GAA技術(shù)的研究，其中三星已經(jīng)先一步將GAA用于3nm芯片設(shè)計。然而GAA當(dāng)下還面臨包括n/p不平衡、底部板的有效性、內(nèi)部間隔、柵極長度控制和器件覆蓋等在內(nèi)的各種挑戰(zhàn)。

　　在科技變革的過程中，新的技術(shù)需要更多時間來開發(fā)，在各環(huán)節(jié)需要新的技術(shù)和設(shè)備，這一切都在加大芯片開發(fā)的成本。

　　EDA成本

　　EDA涵蓋了集成電路設(shè)計、驗(yàn)證和仿真等所有流程，芯片的用途、規(guī)格、特性、制成工藝幾乎全都在這個階段完成。利用EDA工具可設(shè)計得到極其復(fù)雜的電路圖，從而制造出功能強(qiáng)大的芯片。

　　根據(jù)ESD Alliance數(shù)據(jù)顯示，2020年EDA全球市場規(guī)模114.67億美元，相對于幾千億美元的芯片市場來說占比較小，但EDA對芯片設(shè)計的效率和成本都起著至關(guān)重要的作用。

　　EDA是一個市場規(guī)模雖然小但技術(shù)流程很長的產(chǎn)業(yè)，需要種類繁多的軟硬件工具相互配合從而形成工具鏈，以EDA巨頭Synopsys為例，其完整覆蓋芯片全設(shè)計流程的工具鏈號稱有500多種。從Synopsys和Cadence的財報來看，2020年營收分別為36.9、26.8億美元，兩家公司每年花費(fèi)在研發(fā)上的投入達(dá)到35%以上，Synopsys的研發(fā)費(fèi)用更是達(dá)到驚人的十億美金級別，EDA 軟件的研發(fā)成本正在加速提升。

　　Synopsys 2021年Q2財報（圖源：Synopsys）

　　根據(jù)Synopsys 最新財報來數(shù)據(jù)，2021年第二季度營收10.243億美元，半導(dǎo)體和系統(tǒng)設(shè)計，包括EDA工具、IP產(chǎn)品、系統(tǒng)集成解決方案和相關(guān)服務(wù)；軟件完整性，包括用于軟件開發(fā)的安全和質(zhì)量解決方案等。EDA營收達(dá)到5.876億美元，占比在57%左右。

　　Synopsys財報數(shù)據(jù)（圖源：Synopsys）

　　據(jù)網(wǎng)上數(shù)據(jù)，20人的研發(fā)團(tuán)隊設(shè)計一款芯片所需要的EDA工具采購費(fèi)用在100萬美元／年（包括EDA和LPDDR等IP購買成本）。從EDA的行業(yè)屬性及高昂的研發(fā)投入能夠預(yù)測，待到3nm制程時，EDA工具授權(quán)費(fèi)自然更是不菲。

　　IP授權(quán)成本

　　半導(dǎo)體IP是指在集成電路設(shè)計中那些已驗(yàn)證、可復(fù)用、具有某種確定功能和自主知識產(chǎn)權(quán)功能的設(shè)計模塊，芯片公司可以通過購買IP實(shí)現(xiàn)某個特定功能（例如ARM的Cortex系列CPU、Mali系列GPU IP授權(quán)等，其他小的模塊也要購買，如音視頻編解碼器、DSP、NPU…等），這種類似“搭積木”的開發(fā)模式可大大縮短芯片的開發(fā)周期，在降低芯片設(shè)計難度的同時提高性能和可靠性。

　　芯片設(shè)計主要由于芯片核心的底層架構(gòu)（知識產(chǎn)權(quán)和技術(shù)壁壘）被掌握在少數(shù)廠商手中，專利費(fèi)可能達(dá)到設(shè)計成本的50%以上。據(jù)了解，ARM在過去通常要求客戶選擇一種特定的芯片設(shè)計方案，并預(yù)先為其支付授權(quán)許可費(fèi)。這種模式一般都需要廠商一次性花費(fèi)數(shù)百萬美元才能被允許使用（具體金額取決于所授權(quán)技術(shù)的復(fù)雜程度，通常在100萬美元到1000萬美元之間），同時在芯片投產(chǎn)之后再以芯片最終售價的1%-3%向IP廠商支付版稅。

　　另一方面，根據(jù)Synopsys和Cadence業(yè)績數(shù)據(jù)，Synopsys公司IP和系統(tǒng)集成部份營收占比從2017年的28%提升至2020年的33%，達(dá)到1202.6萬美元；Cadence公司IP部分占比從2016年的11%提升至2020年的 14%。

　　2017-2020年Synopsys營收拆分（單位：百萬美元）

　　可見，IP作為技術(shù)含量最高的價值節(jié)點(diǎn)，隨著芯片制程越來越先進(jìn)，芯片價格的提升，IP研發(fā)難度和授權(quán)費(fèi)用也將隨之升高。

　　寫在最后

　　上述種種因素和環(huán)節(jié)疊加之下，先進(jìn)制程的芯片成本自然是居高不下。

　　筆者做不到對3nm或任何工藝節(jié)點(diǎn)的成本價格進(jìn)行精確推算和預(yù)測，只是在能夠搜集到有限的數(shù)據(jù)基礎(chǔ)上得出盡可能客觀的觀點(diǎn)。同時希望大家能夠基于此，更好的理解先進(jìn)工藝對芯片成本帶來巨大提升的原因所在。

　　當(dāng)前，隨著半導(dǎo)體制程的不斷發(fā)展，摩爾定律的推進(jìn)節(jié)奏逐漸趨緩，芯片成本問題成為阻礙先進(jìn)制程發(fā)展的重要因素，但成本又絕不會是其根本原因。說到底，錢終歸只是輔助作用。

　　FinFET技術(shù)發(fā)明人胡正明教授曾說過，半導(dǎo)體行業(yè)大約每隔20年就會有新的危機(jī)出現(xiàn)。20年前，大家一度非常悲觀，看不清如何才能將芯片性能做得更好、功耗更低且控制住成本。

　　如今，半導(dǎo)體行業(yè)或是又來到了20年周期的危機(jī)循環(huán)節(jié)點(diǎn)，延續(xù)摩爾定律的生命力需要的是創(chuàng)新技術(shù)和設(shè)備的突破。當(dāng)先進(jìn)制程走到3nm、2nm、1nm后，未來半導(dǎo)體行業(yè)的發(fā)展，路又在何方？