《電子技術(shù)應(yīng)用》
您所在的位置：首頁(yè) > 其他 > 設(shè)計(jì)應(yīng)用 > TSV可靠性綜述
TSV可靠性綜述
2021年電子技術(shù)應(yīng)用第2期
王 碩1，馬 奎1，2，楊發(fā)順1，2
1.貴州大學(xué) 大數(shù)據(jù)與信息工程學(xué)院，貴州 貴陽(yáng)550025； 2.半導(dǎo)體功率器件可靠性教育部工程研究中心，貴州 貴陽(yáng)550025
摘要： 對(duì)硅通孔(Through Silicon Via，TSV)技術(shù)的可靠性進(jìn)行了綜述，主要分為三個(gè)方面：熱應(yīng)力，工藝和壓阻效應(yīng)。TSV熱應(yīng)力可靠性問(wèn)題體現(xiàn)在不同材料之間的熱膨脹系數(shù)差異較大，過(guò)大的熱應(yīng)力可能導(dǎo)致界面分層和裂紋;TSV工藝可靠性體現(xiàn)在側(cè)壁的連續(xù)性以及填充銅的質(zhì)量;有源區(qū)中載流子的遷移率會(huì)受到TSV熱應(yīng)力的影響。在TSV周?chē)?guī)定一個(gè)保持區(qū)域(Keep-Out Zone，KOZ)。KOZ設(shè)置為載流子遷移率不超過(guò)5%的區(qū)域。當(dāng)載流子遷移率超過(guò)5%，可能會(huì)導(dǎo)致電路的時(shí)序被破壞，使集成電路失效。
中圖分類(lèi)號(hào)： TN3
文獻(xiàn)標(biāo)識(shí)碼： A
DOI：10.16157/j.issn.0258-7998.200767
中文引用格式： 王碩，馬奎，楊發(fā)順. TSV可靠性綜述[J].電子技術(shù)應(yīng)用，2021，47(2)：1-6.
英文引用格式： Wang Shuo，Ma Kui，Yang Fashun. A review on TSV reliability[J]. Application of Electronic Technique，2021，47(2)：1-6.
A review on TSV reliability
Wang Shuo1，Ma Kui1，2，Yang Fashun1，2
1.College of Big Data and Information Engineering，Guizhou University，Guiyang 550025，China； 2.Semiconductor Power Device Reliability Engineering Research Center of Ministry of Education，Guiyang 550025，China
Abstract： This paper reviews the reliability of TSV(through silicon via) in three aspects: thermal stress, process and piezoresistive effect. The thermal stress reliability of TSV is reflected in the great difference of thermal expansion coefficient between different materials, too large thermal stress may lead to interface delamination and cracks; the reliability of TSV process is reflected in the continuity of side wall and the quality of filled copper; the carrier mobility in the active region will be affected by the thermal stress of TSV. A KOZ(keep out zone) area around TSV is defined. The KOZ is set to the region where the carrier mobility does not exceed 5%. When the carrier mobility exceeds 5%, the timing of the circuit may be destroyed and the integrated circuit will fail.
Key words : TSV；KOZ；the thermal stress；coefficient of thermal expansion

0 引言

    三維集成封裝技術(shù)被公認(rèn)為是超越摩爾定律的第四代封裝技術(shù)。硅通孔(Through Silicon Via，TSV)技術(shù)是三維封裝技術(shù)的關(guān)鍵[1]。摩爾定律指出，硅片上的晶體管數(shù)量大約每?jī)赡攴环?sup>[2]。然而，由于晶體管的縮放比例和漏電的限制[3]，摩爾定律不能永遠(yuǎn)持續(xù)下去。隨著晶體管尺寸越來(lái)越小，晶體管數(shù)量越來(lái)越多，晶體管之間的間距也越來(lái)越小。最終會(huì)引起量子隧穿效應(yīng)，電子會(huì)在兩根金屬線之間隧穿，導(dǎo)致短路[4-5]。因此，存在一個(gè)極限，超過(guò)這個(gè)極限，摩爾定律將失效。一種實(shí)現(xiàn)突破傳統(tǒng)摩爾定律的封裝摩爾定律被提出，封裝摩爾定律是基于三維集成封裝技術(shù)提出的[6]。

    TSV技術(shù)是指在硅片上進(jìn)行微通孔加工，在硅片內(nèi)部填充導(dǎo)電材料,通過(guò)TSV技術(shù)實(shí)現(xiàn)芯片與芯片之間的垂直互連，是三維封裝技術(shù)的關(guān)鍵技術(shù)[7-8]。與傳統(tǒng)的金絲鍵合相比，TSV的優(yōu)點(diǎn)是節(jié)省了外部導(dǎo)體所占的三維空間。TSV技術(shù)可以使微電子芯片封裝實(shí)現(xiàn)最緊密的連接和最小的三維結(jié)構(gòu)。此外，由于芯片之間的互連線長(zhǎng)度的縮短，大大降低了互連延遲，從而提高了運(yùn)行速度。并且由于互連電阻的降低，電路的功耗也大大降低[9]。TSV不僅廣泛地應(yīng)用于信息技術(shù)，而且在飛機(jī)、汽車(chē)和生物醫(yī)學(xué)等新領(lǐng)域都得到了廣泛的應(yīng)用，因?yàn)槿S大規(guī)模集成電路具有很多優(yōu)勢(shì)，如高性能、低功耗、多功能、小體積[10]。TSV是一種顛覆性技術(shù)，被認(rèn)為是實(shí)現(xiàn)“超越摩爾定律”的有效途徑，在未來(lái)主流器件的設(shè)計(jì)和生產(chǎn)中會(huì)得到廣泛應(yīng)用。




本文詳細(xì)內(nèi)容請(qǐng)下載：http://ihrv.cn/resource/share/2000003361




作者信息：

王  碩1，馬  奎1，2，楊發(fā)順1，2

(1.貴州大學(xué) 大數(shù)據(jù)與信息工程學(xué)院，貴州 貴陽(yáng)550025；

2.半導(dǎo)體功率器件可靠性教育部工程研究中心，貴州 貴陽(yáng)550025)

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。