政府機構(gòu)，行業(yè)團體和個體公司開始圍繞各種chiplet模型展開競爭，為使用標(biāo)準(zhǔn)化接口和組件來更快、更便宜地制造復(fù)雜芯片奠定基礎(chǔ)。
像樂高積木一樣把不同模塊組合在一起的想法已經(jīng)被討論了近十年。到目前為止，只有Marvell將這一概念用于商業(yè)用途，而且這一概念僅適用于其基于模塊化芯片（MoChi）架構(gòu)的芯片。從那時起，三個不同的計劃已經(jīng)開啟，分別涉及到DARPA；IEEE與SEMI合作的國際器件與系統(tǒng)路線圖；以及一系列公司，包括Netronome、Achronix、Kandou Bus、GlobalFoundries、NXP、Sarcina Technology和SiFive。Leti和Fraunhofer等機構(gòu)也在歐洲開展工作。
Marvell公司網(wǎng)絡(luò)首席技術(shù)官兼高級主管Yaniv Kopelman說：“明年你會聽到更多關(guān)于chiplet的消息。chiplet是解決摩爾定律死亡的好方法。三年前，我們在一臺交換機上實現(xiàn)了這個方法，我們一直在內(nèi)部產(chǎn)品線中重用技術(shù)?！?/p>
三年前，Marvell推出了基于Kandou互連結(jié)構(gòu)的MoChi架構(gòu)。從那時起，由于器件微縮成本的上升，以及AI算法、汽車芯片、5G等新市場幾乎不變的流量的推動下，其他公司開始積極參與其中。
圖1：智能手機中的MoChi示例。 （來源：Marvell）
SiFive首席執(zhí)行官Naveed Sherwani表示：“變革的速度已經(jīng)加快。因此，現(xiàn)在我們有快速變化的算法，你希望使用ASIC或類似于ASIC的東西，而不是FPGA的速度、功率和成本。但我們也看到，尤其是在AI領(lǐng)域，摩爾定律已經(jīng)嘎然而止，因為微縮是沒有幫助的。如果沒有下一個節(jié)點，chiplet方法就變得更加可行。”
Sherwani表示，這也可以降低開發(fā)芯片的公司進入的門檻，有助于吸引新的人才和年輕工程師，因為半導(dǎo)體行業(yè)正變得成本更低、充滿活力。
這種方法得到了很多支持，尤其是創(chuàng)業(yè)公司和投資者。
Kandou Bus公司首席執(zhí)行官Amin Shokrollahi表示：“chiplet將會提高銷售率，而且還會有更多創(chuàng)新。這會加速創(chuàng)新，因為你只設(shè)計了一個部分。這一直是IP公司和IP業(yè)務(wù)之間的驅(qū)動力。從這里獲取一個IP，然后從那里獲取另一個IP。但這方面遇到的問題是如何將這些IP組合在一起。這部分很難?！?/p>
提供框架和一些標(biāo)準(zhǔn)化可以有所幫助，并且可以顯著降低設(shè)計的成本和速度。
Shokrollahi說：“我們必須從根本上降低創(chuàng)新成本。這意味著我們需要弄清楚如何在三個月內(nèi)進入市場，并理解為什么我們會犯同樣的錯誤。在過去40年中，整合的負擔(dān)大致相同。我們想要用5到10人而不是200人來完成一個項目，而且需要快速完成?！?/p>
要實現(xiàn)這一點，還有許多工作要做，而且這一概念還有待于除一家公司之外的其他公司的商業(yè)驗證。能夠以具有成本效益的方式在全球供應(yīng)鏈中增加足夠的一致性和靈活性是一項重大挑戰(zhàn)，但做到這一點的意義是深遠的。
ClioSoft公司營銷副總裁Ranjit Adhikary表示：“所有這一切的真正價值在于chiplet目錄，這樣你就可以追蹤芯片的去向以及人們使用這個IP的經(jīng)歷。你真正想要的是一個像亞馬遜這樣的模型，每個IP都有規(guī)格和評論，不管是硬IP還是軟IP。這非常重要。這必須得到安全保障的補充，因此一些組織可以訪問某些IP，而不能訪問其他IP。所有這些都需要轉(zhuǎn)化為數(shù)據(jù)管理系統(tǒng)，在這個系統(tǒng)中，你可以了解責(zé)任，并且可以跟蹤IP及其使用方式?！?/p>
今后的挑戰(zhàn)
創(chuàng)建一個由多家公司開發(fā)硬IP的基礎(chǔ)設(shè)施并不是一件輕而易舉的事情。而且，由于芯片是由多家公司在多個地區(qū)開發(fā)的，這就變得更加困難。有時會出現(xiàn)語言問題，對可靠性、安全性和靜電/接近效應(yīng)的描述在某些應(yīng)用中可能需要比其他應(yīng)用更精確。對于安全關(guān)鍵型應(yīng)用，以及涉及在高級工藝節(jié)點開發(fā)的組件的芯片組合，這一點尤為正確。
DELTA Microelectronics銷售和營銷副總裁Gert Jorgensen說：“每次添加新器件時，復(fù)雜性都會增加兩到三倍，我們已經(jīng)完成了180、40和28nm的雙芯片封裝，但這些都是定制設(shè)計的芯片。這使它變得更容易，因為它們是為配合而設(shè)計的。如果你把一切都變得更加標(biāo)準(zhǔn)化，那么它們就不會相互適應(yīng)?！?/p>
還有其他問題。Jorgensen說：“當(dāng)你與多家供應(yīng)商打交道時，就會遇到像按時交貨這樣的問題。因此，每家公司可能有25塊晶圓，但你只能從一家供應(yīng)商處得到23塊好晶圓。或者有時候晶圓被污染了，不容易焊線?！?/p>
Marvell的Kopelman說，Marvell遇到的一個大問題是芯片之間的接合。由于成本的原因，接合需要壓過有機襯底（run over an organic substrate），而不是使用interposer（內(nèi)插層）。第二個問題涉及分區(qū)。
“當(dāng)你設(shè)計chiplet時，有時你會在中間分割I(lǐng)P。我們面臨的挑戰(zhàn)是在哪里進行裁剪，以及如何開發(fā)允許這種裁剪的體系結(jié)構(gòu)。對于交換機或CPU，主要關(guān)注的是組件的延遲。另一個問題是將所有這些投入生產(chǎn)。在演示中構(gòu)建IP很容易，但要實現(xiàn)適合生產(chǎn)的IP還有很長的路要走。它需要通過ESD、熱、冷和各種流程的測試。這需要大量的工作，而且需要時間?！?/p>
加速封裝
雖然涉及chiplet的大部分注意力都集中在上市時間和定制上，但它們也可以與傳統(tǒng)封裝一起使用，例如扇出（fan-out）。其中一個很大的挑戰(zhàn)是裸片的位置。
ASE公司高級技術(shù)顧問Bill Chen表示：“從概念上講，chiplet是利用EMIB（英特爾嵌入式多芯片互連橋）之類的東西構(gòu)建扇出的非常好的方法。但這并不容易。使用扇出和其他技術(shù)，你需要將裸片精確地放置在基板上，然后使用重分布層。不過，在扇出過程中，裸片會移動?！?/p>
雖然扇出已經(jīng)批量生產(chǎn)，特別是在基于臺積電InFO架構(gòu)的智能手機中，但這種封裝方法的更廣泛應(yīng)用才剛剛開始。
Chen表示：“目前很少有多芯片的實現(xiàn)。設(shè)計需要迎頭趕上，成本需要迎頭趕上。有許多不同的想法正在試驗中。ASE已經(jīng)試驗了two die for chip last和 two for chip first，二者都有效?！?/p>
下一步是充滿信心地增加可重復(fù)性，這可能需要多種新的方法。Brewer Science正在研究一種方法，即在塑封材料中使用薄膜，其工作原理類似于網(wǎng)板。這種方法可以大大減少裸片移動的問題。
Brewer Science先進技術(shù)執(zhí)行董事Rama Puligadda說：“這不是interposer（內(nèi)插層），它是EMC（環(huán)氧塑封材料）的替代品。你在想在硅上制造空洞的地方預(yù)先形成一個網(wǎng)板。”
她指出，這也有助于解決諸如翹曲之類的問題，這是EMC日益嚴重的問題。chiplet方法更加模塊化，可以減少各部件的機械應(yīng)力。
圖2：疊層高分子裸片網(wǎng)板填充概念。（來源：Brewer Science）
什么人在做什么事情
DARPA的CHIPS（通用異構(gòu)整合和IP重用策略）計劃贏得了波音、洛克希德、諾斯洛普·格魯門、英特爾、美光、Cadence、Synopsys等公司的支持，用于商業(yè)和軍事/航空應(yīng)用。同樣，SEMI和IEEE也在推廣更快整合的共同路線圖，西門子的Mentor事業(yè)部已經(jīng)建立了一個可以在這方面提供幫助的封裝流程。
圖3：與interposer（內(nèi)插層）連接的chiplet （來源：佐治亞理工學(xué)院）
但要將這一點提高到主流商業(yè)水平還有很長的路要走。Achronix營銷副總裁Steve Mensor說：“到目前為止，還沒有針對die-to-die通信的明確通信協(xié)議?？墒褂糜糜赾hip-to-chip通信的獨立器件的統(tǒng)一協(xié)議，但是這些協(xié)議具有大的延遲開銷，并且對于封裝集成解決方案而言不是最優(yōu)的。一旦有了可用的標(biāo)準(zhǔn)，chiplet用例將會迅速擴展?！?/p>
Mensor表示，我們的愿景是更好的互操作性，而不是更好的特性?！白罱K目標(biāo)是創(chuàng)建標(biāo)準(zhǔn)產(chǎn)品，這些產(chǎn)品可以與封裝集成解決方案中的任何其他chiplet可靠地互操作。這需要標(biāo)準(zhǔn)和互操作性認證方法。否則，每個封裝解決方案都將是構(gòu)建自定義解決方案的重要工程工作?！?/p>
這需要領(lǐng)域知識，這會在多個層面上改變游戲。這背后的驅(qū)動概念相當(dāng)于大規(guī)模定制，這是第三方IP應(yīng)該促進的方法。我們?nèi)鄙俚氖且环N更有預(yù)見性地將這些部分組合在一起的方法。
Netronome Systems首席營銷和戰(zhàn)略官Sujal Das表示：“你需要領(lǐng)域知識，你需要牢記該領(lǐng)域的應(yīng)用，因為對于人工智能、網(wǎng)絡(luò)和安全而言，你是在處理特定領(lǐng)域的語言。這是一種從每瓦性能中獲得更多價值的方法。你希望在差異化方面有最大的選擇余地。今天，當(dāng)你從不同的供應(yīng)商獲得SerDes IP時，你將被迫采用某種工藝尺寸。如果你想要遷移到5G PAM-4，你需要7nm，所以你不得不遷移所有東西。但是其他IP應(yīng)該能夠保留在最好的節(jié)點上，為了使其工作，你需要一種開放的方式來連接這些東西。英特爾的EMIB在這一點上做得過于苛刻。你希望以一種靈活的方式實現(xiàn)連接?！?/p>
Das表示，這需要同步和異步方法，以及通用的連接結(jié)構(gòu)。Netronome已經(jīng)開放了它的交換結(jié)構(gòu)，以促進這一點。
Das說：“第一步是根據(jù)規(guī)范制作白皮書。然后，我們將發(fā)布規(guī)則并加強它們。我們預(yù)計明年第一季度或第二季度會有原型?！?/p>
在此基礎(chǔ)上，需要開發(fā)工具和方法，使所有這些都能發(fā)揮作用。雖然較小的芯片相比于較大的芯片有更好的產(chǎn)量，但當(dāng)這些芯片被封裝在一起時，有許多事情可能會出錯。一個壞的chiplet會殺死整個封裝。此外，芯片或模組在封裝、測試甚至運輸過程中都可能受到損壞，如果涉及多個芯片，則損壞的成本會更高。
JCET集團技術(shù)戰(zhàn)略總監(jiān)S.W. Yoon說：“裸片尺寸越大，產(chǎn)量就越低。我們在扇出中看到了這一點。隨著尺寸變大，達到10 x 10或20 x 20，產(chǎn)量會降低。”
Yoon表示現(xiàn)在的重點是更薄的封裝和2μ或更小的互連，特別是在扇出中。這意味著，在這些類型的器件中使用的chiplet需要被表征為與當(dāng)今定制設(shè)計的芯片相同的密度和可能的交互，而且工具將需要考慮不同的IP功能和限制。
Kandou的Shokrollahi說：“工具是我們需要的主要東西。我們內(nèi)部有一些與Marvell共同開發(fā)的工具。但仍有相當(dāng)一部分是缺乏的。”
工具在配置這些器件時提供了更多一致性。它們還可以減少設(shè)計中可能出現(xiàn)的錯誤，特別是當(dāng)復(fù)雜性超過人腦在多維空間中映射所有可能的交互和電氣影響的能力時。
工具從EDA的規(guī)劃方面開始，但它會繼續(xù)到制造的檢查和測試階段。在某些情況下，工具驅(qū)動方法，在某些情況下，情況正好相反。但是一旦這個基礎(chǔ)建立起來，它就為改進工藝、降低成本和試驗新的可能性（例如內(nèi)部裸片間的硅光子學(xué)）提供了回旋余地。
雖然光子學(xué)已經(jīng)出現(xiàn)了一段時間，但它主要用于各種類型的服務(wù)器和大型數(shù)據(jù)中心的存儲。將其放入封裝中將對性能、延遲和與熱相關(guān)的影響產(chǎn)生重大影響。但在這一點上，以有競爭力的價格在商業(yè)規(guī)模上推出這一產(chǎn)品的速度有多快還是個未知數(shù)。
盡管如此， chiplet的發(fā)展勢頭非常強勁，在過去一年的技術(shù)會議上，許多關(guān)于chiplet的討論都提到了光子學(xué)作為未來的發(fā)展方向。
結(jié)論
商用chiplet至少還需要幾年的時間。它已被證明在有限的應(yīng)用中有效，而且隨著時間的推移，很有可能芯片工業(yè)的很大一部分將會朝這個方向發(fā)展。但仍有一些問題需要解決，這需要許多公司而不僅僅是少數(shù)公司的努力。
eSilicon總裁兼首席執(zhí)行官Jack Harding說：“我們今天并沒有生產(chǎn)chiplet，但我們已經(jīng)考慮過了。我個人認為，這是模塊開發(fā)乃至更廣泛的芯片開發(fā)不可避免的一部分?！?/p>