臺(tái)積電提交公告表示，6納米技術(shù)提供客戶更多具成本效益的優(yōu)勢(shì)，并且延續(xù)7納米技術(shù)在功耗及效能上的領(lǐng)先地位。臺(tái)積電的6納米技術(shù)的邏輯密度比7納米技術(shù)增加18%。

　　新的6nm制程采用了EUV光刻技術(shù)，據(jù)稱與第一代7nm制程相比，晶體管密度增加了18%，而設(shè)計(jì)規(guī)則與第一代7nm制程完全兼容，便于升級(jí)遷移和降低成本。

　　臺(tái)積電的6nm制程預(yù)計(jì)將于2020年第一季度試產(chǎn)，適用于中高端移動(dòng)芯片、消費(fèi)應(yīng)用、人工智能、網(wǎng)絡(luò)、5G、高性能計(jì)算。

　　在過(guò)去幾年里，英特爾在新制程方面進(jìn)展緩慢，而其10nm制程在大規(guī)模生產(chǎn)方面也進(jìn)展緩慢，主要原因是該公司對(duì)技術(shù)指標(biāo)要求高，難以投入生產(chǎn)。

　　另一方面，臺(tái)積電和三星取得了很大進(jìn)展。除了技術(shù)上的突破，他們采取了更加靈活的策略，降低了新技術(shù)的難度，每次稍有改進(jìn)就會(huì)做出一個(gè)新的版本。

　　例如，臺(tái)積電的16nm制程是一個(gè)重要節(jié)點(diǎn)，而12nm則是在此基礎(chǔ)上進(jìn)行了升級(jí)和優(yōu)化。三星則更加復(fù)雜，除了14nm、10nm、7nm、5nm的升級(jí)版，還有一系列過(guò)渡版，如11nm、8nm、6nm、4nm。

　　近日，臺(tái)積電宣布，其5nm EUV制程已開(kāi)始試制。與7nm相比，該公司的5nm EUV制程可使性能提高15%。與此同時(shí)，三星的5nm EUV制程可使功耗降低20%，性能提高10%。