一、簡介

　　使用以太網接口實現PC和FPGA的通信，相對于串口而言，具有更高的傳輸速度。采用以太網接口的目的在于，在一定技術要求下，實現PC機和FPGA的實時數據傳輸。從而可以借助PC機強大的計算能力，降低FPGA的運算負擔。

　　成都浩然電子有限公司開發(fā)的網絡模塊HS-NM5300A，作為實現以太網通信的主要元件。模塊以韓國Wiznet公司開發(fā)W5300A為關鍵芯片。模塊一端為RJ45，通過網絡交叉線與PC機相連；另一端為外部總線，與FPGA的IO相連。模塊內嵌10BaseT/100BaseTX的以太網物理層，支持自動握手功能，支持固件TCP/IP協議，通信理想速率可達到50Mbps。

　　W5300A接收PC機發(fā)來的數據包，進行協議解析，并將傳輸的數據保存在其內部寄存器中，或者將寄存器內的數據打包封裝發(fā)送到以太網上。FPGA通過外部總線，訪問W5300A的寄存器，從而對W5300A進行配置、查詢數據包是否到來、收取/發(fā)送通信數據等等。

　　二、FPGA與W5300A的硬件連接

　　FPGA與W5300A的外部總線連接如下圖所示（ref:W5300_v1.2.2_english，115-115）。

　　FPGA和W5300的連線，我們稱之為外部總線。FPGA為外部總線的主機，W5300為從機。通過外部總線，可以實現FPGA對W5300的讀/寫。圖中DATA為十六位數據線，ADDR為10位地址線，WR為寫使能，RD為讀使能，CS為片選使能，INT為中斷請求。

　　三、外部總線的工作時序

　　要使W5300正確讀入/輸出數據，外部總線上各信號電平應滿足一定的時序要求。讀時序如下圖所示(ref:P120-122)：

　　圖中PLL_CLK為W5300A的內部時鐘，頻率為15OMHz。

　　圖中PLL_CLK為W5300A的內部時鐘，頻率為15OMHz。

　　1 2閱讀更多