最近三星公布了關(guān)于生產(chǎn)7nm、5nm、4nm和3nm的路線圖，三星的新路線圖重點為其客戶提供更多針對各行業(yè)的系統(tǒng)設(shè)備的節(jié)能系統(tǒng)。三星執(zhí)行副總裁兼代工銷售與營銷主管Charlie Bae表示：“趨向于更智能，互聯(lián)的世界，業(yè)界對芯片供應(yīng)商的要求越來越高。

　　三星表示目前基于EUV光刻技術(shù)的下一代工藝技術(shù)是7nm Low Power Plus，三星的7LPP解決方案將在今年下半年投入生產(chǎn)，并將在2019年上半年擴大規(guī)模。

　　同時關(guān)于5nm、4nm、包括3nm的技術(shù)目前也正在開展，按照三星的預(yù)想，三星路線圖的最后一步是3nm Gate-All-Around Early / Plus。使用更新型的晶體管可以解決FinFET的物理縮放問題。

　　相較于三星的激進，臺積電一直采用穩(wěn)扎穩(wěn)打的方式似乎更為穩(wěn)妥，當年在20nm工藝上的不良表現(xiàn)導致了高通驍龍810出現(xiàn)了嚴重的發(fā)熱問題，后來在16nm上面選擇了更加沉穩(wěn)的方式，而激進的三星則是全力研發(fā)14nmFinFET工藝，最終使得2015年初成功投產(chǎn)并領(lǐng)先臺積電半年左右。

　　在10nm工藝上，臺積電于2017年初投產(chǎn)，而三星則趕在2016年10月投產(chǎn)，再次取得領(lǐng)先優(yōu)勢。同樣的在當前的7nm工藝上三星再次采取了激進策略，引入先進的EUV技術(shù)預(yù)計在今年下半年投產(chǎn)，而臺積電繼續(xù)采取穩(wěn)健策略先研發(fā)7nm工藝在今年初投產(chǎn)然后到明年引入EUV技術(shù)，這再次讓三星取得領(lǐng)先的制程工藝優(yōu)勢。

　　不可否認的是，臺積電在每個階段的深耕更能使自己的產(chǎn)品有更好的良品率，特別是在功耗的控制上，臺積電相對于三星做的更加的好。但很明顯的是隨著三星越來越多的動作，臺積電的訂單正在變少，市場上對于芯片的需求量越來越大，對于芯片的質(zhì)量要求也越來越高，無論是三星還是臺積電，只有不斷的保持自己在這個領(lǐng)域的制造優(yōu)勢，才能不被競爭對手淘汰。