《電子技術應用》
您所在的位置:首頁 > 嵌入式技術 > 業(yè)界動態(tài) > 高分辨率攝像頭嵌入式360°視域視覺系統(tǒng)設計

高分辨率攝像頭嵌入式360°視域視覺系統(tǒng)設計

2018-04-27
關鍵詞: 攝像頭 SOC FPGA

  帶有多個高分辨率攝像頭的嵌入式360°視域視覺系統(tǒng)已經(jīng)進入了各種應用中,如汽車傳感器融合、視頻監(jiān)控、目標檢測、運動分析等。在此類系統(tǒng)中,多個實時攝像機的視頻流(最多6個) 被匯聚在一起逐幀處理,進行失真和其他圖像偽影校正,調整曝光和白平衡,然后動態(tài)拼接成一個360°全景視圖,以4K清晰度和60 fps幀頻輸出,最終投影到一個球形坐標空間上。

o4YBAFridzuAASbDAABa14OXSBc889.jpg

  目前用于此類應用的高分辨率魚眼相機鏡頭通常具有一個廣角視域(FOV)。環(huán)視相機系統(tǒng)最大的瓶頸之一是: 實時到或從外部存儲器存儲/讀取和訪問多路攝像機輸入數(shù)據(jù),然后將其作為一個單一幀進行處理。硬件需要在一幀延遲內,在輸入攝像機傳入的原始傳感器數(shù)據(jù)和拼接輸出視頻之間完成處理運行。

  高性能計算平臺一直朝著與CPU一起協(xié)同使用FPGA的方向發(fā)展,以便為實時圖像處理任務提供專門的硬件加速。 這種配置使得CPU能專注于特別復雜的算法,其中它們可以快速切換線程和上下文,并將重復性任務分配給一個FPGA,以充當可配置的硬件加速器/協(xié)處理器/卸載引擎。 即使將FPGA和CPU作為分立器件使用,系統(tǒng)也可以提高整體效率,因為這些技術不會發(fā)生沖突,而是像將手套戴在手上一樣來配合在一起。

  例如,從魚眼鏡頭獲得的圖像遭受嚴重失真之苦,因而基于多個相機視頻生成的拼接操作是高度計算密集型的任務,其原因為它是點像素操作。這種拼接需要大量的實時圖像處理和高度并行化的架構。但是,這種下一代的應用超過了FPGA可不斷接續(xù)實現(xiàn)的性能,主要是由于芯片吞吐數(shù)據(jù)的延遲。這反過來會影響整個系統(tǒng)的整體延遲、吞吐速度和性能。

  在一個SoC中加入可與CPU一起嵌入的eFPGA半導體知識產(chǎn)權(IP)。與一個獨立的FPGA芯片加CPU解決方案相比,嵌入式FPGA陣列結構具有獨特的優(yōu)勢,主要優(yōu)勢在于性能更強。一個eFPGA可通過一個寬的并行接口直接連接到ASIC(無I/O緩沖器)上,提供顯著提高的吞吐量,以及以個位數(shù)時鐘周期來計數(shù)的延遲。低延遲是復雜的圖像實時處理過程的關鍵,例如糾正魚眼鏡頭的失真這樣的處理。

  利用Speedcore eFPGA IP,客戶可以定義其邏輯、內存和DSP資源需求,然后Achronix可配置其IP以滿足他們的需求。查找表(LUTs)、RAM單元塊和DSP64單元塊可以像積木一樣進行組合,為任何給定的應用創(chuàng)建最佳的可編程結構。

  除了標準邏輯、嵌入式存儲器和DSP單元模塊之外,客戶還可以在Speedcore eFPGA結構里面定義他們自己的功能塊。通過把這些定制功能模塊與傳統(tǒng)構建模塊一起集成到邏輯陣列結構中,可添加優(yōu)化過的功能來減少面積和提高目標應用的性能,可使eFPGA的性能得到極大的提高,特別是對嵌入式視覺和圖像處理算法非常有效。

  用自定義單元塊來成功地解決高性能圖像處理就是一個很好的例子,在實現(xiàn)您只看一次(YOLO)這一種使用了神經(jīng)網(wǎng)絡的、最先進的、實時對象檢測算法時,可以優(yōu)于早期的方法大大提高性能。該算法依賴于大量的矩陣乘法器,而在FPGA中實現(xiàn)時,這些矩陣乘法器需要使用DSP和RAM模塊來構建;YOLO所需要的DSP和RAM模塊之間的最佳配置,與一個典型的FPGA陣列結構中發(fā)現(xiàn)的不匹配之處就會出現(xiàn)問題。例如,F(xiàn)PGA陣列結構可能提供18×27乘法/累加單元塊和32×128 RAM的DSP單元塊,而此時的最佳解決方案可能是帶有48×1024 RAM的16×8 DSP單元塊。通過創(chuàng)建實現(xiàn)最佳DSP和RAM模塊配置的定制單元塊,所得到的Speedcore陣列結構所使用的芯片面積就會減少40%,來實現(xiàn)相同的功能并且能獲得更高級別的系統(tǒng)性能。

  在SoC中嵌入FPGA陣列結構提供了兩個額外的系統(tǒng)級好處:

  更低的功耗 - 可編程I / O電路占獨立FPGA芯片總功耗的一半,而一個eFPGA可以與主控SoC中的其他模塊直接內部線路連接,完全不需要大型可編程I / O緩沖器。

  更低的系統(tǒng)成本 - 由于eFPGA只需實現(xiàn)特定功能,eFPGA的裸片尺寸遠小于等效的獨立FPGA芯片,這是因為eFPGA不再需要可編程的I / O緩沖器和不必要的接口邏輯。

  借助超低延遲和實時處理功能,可以有效實現(xiàn)基于360°視域的視覺系統(tǒng),具有定制單元塊的Speedcore eFPGA與同一主控SoC中的一個CPU配合使用,非常適合去實現(xiàn)專用功能,如目標檢測和圖像識別、變形和失真校正、以及最后將最終圖像拼接在一起。在SoC中嵌入FPGA陣列結構是超深亞微米時代系統(tǒng)集成的一個自然發(fā)展過程。


本站內容除特別聲明的原創(chuàng)文章之外,轉載內容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創(chuàng)文章及圖片等內容無法一一聯(lián)系確認版權者。如涉及作品內容、版權和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,避免給雙方造成不必要的經(jīng)濟損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。