摘 要： 利用霍爾效應可以測量集成載流回路產生的磁場，這種技術有許多優(yōu)勢。如果不使用磁芯會產生一些問題，那就是傳感器 IC 容易受到雜散磁場的影響，霍爾板會出現(xiàn)高電流載流體或螺線管產生的雜散場，進而可能在測量電流時產生誤差。解決這一問題的根本方案是集成式差分電流傳感技術。集成式差分電流傳感可使雜散磁場產生的誤差降低一到兩個數(shù)量級。這樣，此類傳感器 IC 的用戶就不必再擔心雜散場干擾電流的測量，而且能簡化 PCB 布局。
關鍵詞： 霍爾效應；電流傳感器；差分電流傳感；共模場抑制；雜散磁場
1 技術背景
Allegro電流傳感器IC利用霍爾效應測量集成載流回路產生的磁場，并能將磁場轉換成與電流成正比的電壓。這種技術有許多優(yōu)勢，包括電流隔離、低功率損耗和不同溫度下的高精度。這種技術不使用磁芯來集中磁場，因而其磁滯幾乎為零。但不使用磁芯也有缺點，那就是傳感器IC容易受到雜散磁場的影響。使用磁芯時，可使雜散磁場在傳感器IC周圍分流，因為磁芯在傳感器IC周圍提供了一個低磁阻通路。不使用濾芯時，霍爾板會出現(xiàn)高電流載流體或螺線管產生的雜散場，進而可能在測量電流時產生誤差。正確的電路板和系統(tǒng)設計能在電流測量時消除這些誤差來源；但經優(yōu)化的線跡布局也可能限制PCB和系統(tǒng)的設計。針對該問題的解決方案是集成式差分電流傳感技術。ACS724集成式電流傳感器IC如圖1所示。
圖 1 ACS724集成式電流傳感器IC
2 差分電流傳感的原理
差分電流傳感的基本原理是載流導體的兩側產生的磁場具有相反的極性。這就是說，當使用圖2所示的載流引腳框時，霍爾板1(H1)會出現(xiàn)所示電流產生的范圍外磁場，霍爾板2(H2)會出現(xiàn)所示電流產生的范圍內磁場。當電流傳感器IC上存在共模場時，兩個霍爾板會出現(xiàn)相同的磁場。通過減去兩個霍爾板的輸出，我們能抑制這些在外部產生的磁場。差分電流傳感器IC的輸出如式(1)所示：
VOUT=G×(B1-B2) (1)
其中，B1表示H1的磁場，B2表示 H2的磁場，G表示傳感器IC的增益（單位：mV/G）。如果有電流通過引腳框(I)，并且傳感器IC(BC)上存在共模場，則差分傳感器IC的輸出為：
VOUT=G×([C1×I+BC]-[-C2×I+BC]) (2)
其中，C1表示H1的耦合因數(shù)(單位：G/A)，C2表示H2的耦合因數(shù)(單位：G/A)。簡化該等式后可得出：
VOUT=G×I×(C1+C2) (3)
共模場(BC)抵消，輸出信號只與通過傳感器IC的電流成正比。同樣，由于霍爾板只能測量一種尺寸的磁場，所以傳感器IC會忽略其他平面內的外部磁場。
圖 2 采用差分霍爾板配置的集成式
電流傳感器IC引腳框
3 差分電流傳感的限制因素
差分電流傳感的抑制能力有兩種主要限制：
(1)霍爾板匹配：在共模場的作用下，兩個霍爾板的不匹配會使差分傳感器IC的輸出產生一些變化。Allegro電流傳感器IC是單片器件，所以兩個霍爾板都在相同的芯片上，從而能產生名義上和超溫狀態(tài)下的高度匹配。單晶片上的霍爾板匹配通常高于1%。
(2)場梯度：如果通過兩個霍爾板的外部干擾磁場不均勻，干擾磁場的差別就會傳播到傳感器IC的輸出。要應對這種限制，可將兩個霍爾板盡可能靠近放置，同時使其位于導體的另一側。
4 均勻外部磁場的共模抑制
霍爾板在晶片上的匹配通常約為1%，這會將共模場的抑制限定在40 dB左右。在此均勻外部磁場(BC)的作用下，傳感器IC的輸出誤差（單位：A）為：
其中CF表示通過傳感器IC流向霍爾板的電流的耦合因數(shù)(單位：G/A)，它等于以上C1+C2之和。大多數(shù)Allegro集成式電流傳感器IC的耦合因數(shù)約為10～15 G/A，這會產生圖3所示的輸出誤差(單位：A)與外部磁場的比例關系。為便于理解怎樣產生這類磁場，我們在距離傳感器IC僅10 mm的導線內接通50 A電流，即可在傳感器IC上產生10 G的磁場?；魻柊宓钠ヅ錇?%時，由于該磁場的存在，傳感器IC的輸出只會產生約10 mA的誤差，相比之下，未采用共模場抑制時，會產生1 A的誤差。
圖3 兩個霍爾板1%不匹配時的
誤差(單位：A)與共模場的對比CF=10 G/A
5 對鄰近載流導體產生的磁場進行共模抑制
在電流傳感器IC應用中，最常見的一種干擾磁場是鄰近載流導體。這些可能是其他相位或接地回路。載流導體產生的磁場可能在兩個霍爾板上產生不均勻場，具體取決于電流的方向。最壞的情況是電流方向與兩個霍爾板垂直，如圖4所示。
圖4 與兩個霍爾板垂直的外部電流
在此情況下，H1和H2的磁場為：
當
只使用一個霍爾板時，B1是所產生的磁場。當使用差分配置時，可使兩個霍爾板(B1和B2)的磁場相減，從而可得出：
用這些磁場除以耦合因數(shù)CF(~10 to 15 G/A)，可將這些干擾磁場轉換為誤差（單位：A）。圖5顯示了只使用一個霍爾板時的誤差與距離的關系。
圖5 單獨霍爾傳感的載流導線的
誤差(A)與距離的關系（d為0.8 mm）
圖6 當電流方向與霍爾板
垂直時（d為0.8 mm），差分傳感的
載流導線的誤差(A)與距離的關系
圖6顯示了使用差分配置時的誤差。圖7顯示了單獨霍爾配置與差分霍爾配置之間的抑制比（單位：dB）。值得注意的關鍵點是在10X抑制時，抑制比為-20 dB，30X抑制時，抑制比為-30 dB。這些點取決于D和d的比率，如圖8所示。圖8中的所有D和d值保持不變，也就是說，減少霍爾板之間的距離，并增加霍爾板到外部載流導線的距離，會減少測量值的誤差量。大多數(shù)Allegro集成式電流傳感器IC的霍爾間距(d)約為0.6～1 mm。
圖7 在外部導線與傳感器IC的距離內，
單獨霍爾配置與差分霍爾配置的抑制比。
外部導線的電流方向與兩個霍爾板垂直。
d為0.8 mm
圖8 在外部導線與磁傳感器IC的
相對距離內，單獨霍爾配置與差分
霍爾配置的抑制比(D/d) 。外部導線的
電流方向與兩個霍爾板垂直
當鄰近載流導體的電流方向與兩個霍爾板平行時，會在兩個霍爾板上產生相同的磁場。這是理論上抑制無限的理想情況。其中，抑制的限制因素是霍爾板的匹配，如上所述。當然，介于最壞情況（垂直配置）和理想情況（平行配置）之間的所有情況都可能出現(xiàn)。如圖9所示，干擾磁場的計算方法如式(7)：
6 試驗數(shù)據(jù)
利用差分電流傳感的ACS724電流傳感器IC可用于驗證本文所述的分析。進行試驗時，可將載流導線放在傳感器IC附近，并使其與霍爾板垂直，然后以不同的距離和電流強度測量傳感器IC輸出的變化。為估算誤差，ACS724采用的主要參數(shù)包括：
圖9 鄰近電流產生的離角磁場
(1)霍爾板之間的距離(d)為0.7 mm。
(2)與一個霍爾板的耦合是11 G/A，與另一個霍爾板的耦合是2.8 G/A，所以總耦合因數(shù)(CF)是13.8 G/A。
因此估計誤差(A)是：
圖10 差分霍爾傳感載流導線
估計誤差(A)與距離的關系
圖10中的虛線表示使用此公式計算的估計誤差，圖中的點表示測量值?？傊囼灁?shù)據(jù)與計算誤差比較匹配。測量誤差可能略小于計算誤差，因為鄰近導線未與霍爾板在同一平面，從而使傳感器IC上的磁場減弱。
7 結論
總之，集成式差分電流傳感使雜散磁場產生的誤差降低了一到兩個數(shù)量級。這樣，此類傳感器IC的用戶就不必再擔心雜散場干擾電流的測量，而且能簡化PCB布局，并使用外形更精巧的系統(tǒng)。對于采用載流線跡或磁場發(fā)生器件(如螺線管)的高度壓縮系統(tǒng)，可采用本文的分析，以快速估算這些雜散場產生的誤差量。這樣設計人員就能預見和改正可能在系統(tǒng)內引入過大誤差的系統(tǒng)配置或 PCB 布局，從而顯著減少設計迭代的次數(shù)。
參考文獻
[1] R S.Popovic.霍爾效應器件，第二版.IoP Publishing Ltd.，2004.
[2] DC and Transient Current CapabilityCharacteristics.http：//www.allegromi-cro.com/en/Design-Center/Techni-cal-Documents/Hall-Effect-Sensor-IC-Publications/DC-and-Transient-Current-Capability-Fuse-Character-istics.aspx.
[3] Hysteresis Mitigation in Current Sen-sor ICs Using Ferromagnetic Cores.
http://www.allegromicro.com/en/De-sign-Center/Technical-Documents/Hall-Effect-Sensor-IC-Publications/Hysteresis-Mitigation-in-Current-Sensor-ICs-Using-Ferromagnetic-Cores.aspx.
[4] Allegro ACS724 Datasheet.http：//www.allegromicro.com/~/media/Files/Datasheets/ACS724-Datasheet.ashx.
[5] Juan Manuel Cesaretti.Mechanical Stress and Stress Compensation in Hall Sensors. Georgia Institute of Technology，2008.https://smartech.gatech.edu/bitstream/handle/1853/28202/cesaretti_juan_m_200805_mast.pdf.