《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 嵌入式技術(shù) > 設(shè)計(jì)應(yīng)用 > 基于并行處理技術(shù)的寬帶直擴(kuò)信號(hào)捕獲方法
基于并行處理技術(shù)的寬帶直擴(kuò)信號(hào)捕獲方法
2016年電子技術(shù)應(yīng)用第9期
張德智,曾星星, 胡 倩
(中國運(yùn)載火箭技術(shù)研究院研究發(fā)展中心,北京100076)
摘要: 針對(duì)寬帶擴(kuò)頻信號(hào)碼片碼率高達(dá)150 Mcps以上,傳統(tǒng)擴(kuò)頻快捕處理算法無法適應(yīng)的技術(shù)難題,提出了一種基于信號(hào)并行處理技術(shù)的快捕算法。算法通過并行NCO(數(shù)控振蕩器)生成本地偽碼、載波,實(shí)現(xiàn)600 MHz的等效采樣匹配,捕獲過程通過內(nèi)碼滑動(dòng)相關(guān)實(shí)現(xiàn)內(nèi)碼相位對(duì)齊、外碼匹配濾波找到外碼對(duì)齊位置。通過計(jì)算、仿真分析表明,本算法資源占用率低、捕獲速度快,可實(shí)現(xiàn)寬帶擴(kuò)頻信號(hào)快速捕獲。
中圖分類號(hào): TN91
文獻(xiàn)標(biāo)識(shí)碼: A
DOI:10.16157/j.issn.0258-7998.2016.09.003
中文引用格式: 張德智,曾星星, 胡倩. 基于并行處理技術(shù)的寬帶直擴(kuò)信號(hào)捕獲方法[J].電子技術(shù)應(yīng)用,2016,42(9):10-13.
英文引用格式: Zhang Dezhi,Zeng Xingxing,Hu Qian. Wideband DS-Signal capture scheme based on parallel processing technology[J].Application of Electronic Technique,2016,42(9):10-13.
Wideband DS-Signal capture scheme based on parallel processing technology
Zhang Dezhi,Zeng Xingxing,Hu Qian
China Academy of Launch Vehicle Technology R&D Center,Beijing 100076,China
Abstract: The rate of wideband spread spectrum signal is up to 150Mcps, which cause the traditional capture method can not work under this rate. A fast algorithm based on parallel signal processing technique is proposed to solve this problem. Local carrier and PN code is generated by means of parallel NCO, which can achieve 600 MHz equivalent sample rate. Inside PN code achieve phase alignment by sliding code phase. Out side PN code achieve phase alignment by match filter. The proposed algorithm is feasible and can achieve fast acquisition of wideband spread spectrum signal.
Key words : parallel process;wideband DS-signal;fast capture

0 引言

  擴(kuò)頻信號(hào)以其隱蔽性好、抗干擾性強(qiáng)的特點(diǎn),在各類通信、導(dǎo)航、數(shù)據(jù)鏈傳輸體制中得到廣泛應(yīng)用[1]。常用擴(kuò)頻信號(hào)(如GPS)偽碼速率不超過10.23 Mcps,偽碼長度不超過1 023,擴(kuò)頻增益較低、信號(hào)帶寬較窄,抗干擾和保密能力有限。隨著飛行器通信頻段由傳統(tǒng)的L、S頻段向更高的Ku、Ka頻段邁進(jìn),用戶信道資源日趨豐富,帶寬達(dá)數(shù)百兆赫茲的寬帶擴(kuò)頻體制逐步得到應(yīng)用,寬帶擴(kuò)頻信號(hào)頻譜更隱蔽保密性更高,抗干擾能力更強(qiáng),具有良好的應(yīng)用前景。

  同窄帶擴(kuò)頻信號(hào)相比,寬帶擴(kuò)頻信號(hào)帶寬更寬,AD采樣速率要求高達(dá)數(shù)百兆赫茲,超出大多數(shù)后端器件直接處理能力[2]。目前主流的擴(kuò)頻快捕算法均針對(duì)10 Mbps以下的窄帶擴(kuò)頻信號(hào),而對(duì)于寬帶擴(kuò)頻信號(hào)尚未發(fā)現(xiàn)有效的捕獲方法。為解決此問題,本文設(shè)計(jì)一種基于并行信號(hào)處理技術(shù)的快捕算法,在不降低前端采樣率的情況下,使得后端處理器件在可承受的時(shí)鐘頻率下實(shí)現(xiàn)寬帶擴(kuò)頻信號(hào)的快速捕獲。

1 捕獲算法頂層設(shè)計(jì)

  1.1 指標(biāo)需求

  某項(xiàng)目寬帶擴(kuò)頻信號(hào)為零中頻形式,速率為153.45 Mcps,信息速率10 kbps,偽碼周期15 345(內(nèi)外碼相乘的復(fù)合碼形式,內(nèi)碼長15,碼率153.45 M,外碼長1 023碼率10.23 M,相位相干對(duì)齊),信號(hào)體制為PCM-DS(直接序列擴(kuò)頻)-BPSK(載波相位調(diào)制),多普勒動(dòng)態(tài)范圍±90 kHz,最大變化率±2.4 kHz/s,載頻為S頻段。

  1.2 硬件架構(gòu)設(shè)計(jì)

  考慮射頻濾波器矩形系數(shù),信號(hào)采樣率至少應(yīng)大于1.2 GHz,為降低對(duì)AD器件及后端處理器件壓力,應(yīng)選用正交采樣形式,這樣雙通道AD采樣速率600 MHz即可滿足低通采樣要求。后端信號(hào)處理FPGA(現(xiàn)場可編程邏輯門陣列)采用XC5VFX100T,根據(jù)器件特性無法直接工作于600 MHz處理采樣數(shù)據(jù),因此需采用并行信號(hào)處理技術(shù),實(shí)現(xiàn)以面積換速度。

  1.3 軟件功能設(shè)計(jì)


001.jpg

  解調(diào)算法整體結(jié)構(gòu)如圖1所示,功能上可劃分為串并轉(zhuǎn)換、并行下變頻、并行偽碼NCO、并行載波NCO、并行偽碼生成器、捕獲處理模塊、跟蹤處理模塊等。

  串并轉(zhuǎn)換模塊將AD輸入的高速串行數(shù)據(jù)拼接、轉(zhuǎn)換成8路并行的I、Q數(shù)據(jù),供后續(xù)并行處理。AD器件自帶1分2 DEMUX,將I、Q通道的數(shù)據(jù)速率降低至300 MHz(如圖1所示,I0、I1、Q0、Q1速率為300 MHz),這樣后端FPGA串并轉(zhuǎn)換處理時(shí)鐘僅需300 MHz。對(duì)I0、I1(同理Q0、Q1)分別再進(jìn)行1分4的串并轉(zhuǎn)換,并按照采樣時(shí)間的先后順序重新排列拼接,最終將600 MHz的10 bit采樣數(shù)據(jù),1分8串并轉(zhuǎn)換成80 bit的拼接數(shù)據(jù)。這樣后續(xù)信號(hào)處理工作時(shí)鐘降為75 MHz,易于FPGA實(shí)現(xiàn)。

  輸入信號(hào)含有載波多普勒,I、Q數(shù)據(jù)經(jīng)串并轉(zhuǎn)換模塊后變成8路并行數(shù)據(jù),需要經(jīng)并行下變頻模塊進(jìn)行去多普勒處理。并行下變頻模塊由并行載波NCO驅(qū)動(dòng),中心頻率受捕獲模塊和跟蹤模塊控制字控制。

  針對(duì)并行處理后的I、Q數(shù)據(jù),本地偽碼生成器同樣采用并行模式,由并行碼NCO驅(qū)動(dòng)。NCO的頻率控制字由捕獲模塊和跟蹤模塊控制,實(shí)現(xiàn)本地偽碼滑動(dòng)。輸入數(shù)據(jù)和本地偽碼解擴(kuò)后進(jìn)捕獲模塊,完成載波和偽碼捕獲,調(diào)整偽碼和載波NCO到近似對(duì)齊的相位和頻率上。捕獲完成后轉(zhuǎn)入跟蹤環(huán)節(jié)。

  1.4 捕獲參數(shù)設(shè)計(jì)

  速率為153.45 Mcps,信息速率10 kbps,偽碼周期15 345,因此積分清零時(shí)間選定為0.1 ms。根據(jù)碼多普勒和載波多普勒比例關(guān)系,fdchip為偽碼多普勒,Rc為偽碼速率,fc為載波頻率,fdop為載波多普勒。

  1.png

  當(dāng)載波多普勒達(dá)到±90 kHz時(shí),偽碼多普勒可達(dá)fdchip=6.818 kHz,積分清零時(shí)間為0.1 ms,則積分清零周期內(nèi)偽碼會(huì)漂移0.68個(gè)碼片,因此一次滑動(dòng)半個(gè)碼片是不可行的,需要在頻域上分段搜索以降低碼多普勒影響。

  因此本設(shè)計(jì)采用頻率分段+內(nèi)碼滑動(dòng)相關(guān)+外碼匹配濾波的捕獲方式,滑動(dòng)相關(guān)找到內(nèi)碼相位,對(duì)內(nèi)碼進(jìn)行積分累加后,再對(duì)外碼進(jìn)行匹配濾波,濾波器長度只需要1 023,資源占用較少。

2 核心模塊設(shè)計(jì)

  2.1 正交下變頻設(shè)計(jì)

  本方案中AD采樣信號(hào)是下變頻后的零中頻基帶信號(hào),AD輸入含有I、Q兩個(gè)支路,因此本地產(chǎn)生的數(shù)字下變頻需要采取特殊設(shè)計(jì)。將輸入I、Q信號(hào)定義如下:

  23.png

  用復(fù)信號(hào)表示為:

  48.jpg

  由此可得正交下變頻器的結(jié)構(gòu)如圖2所示。

002.jpg

  2.2 基于并行載波NCO的下變頻實(shí)現(xiàn)

  本地NCO的采樣率應(yīng)與輸入信號(hào)采樣率一致為600 MHz,如此高采樣速率的NCO無法直接在器件中實(shí)現(xiàn),需要采樣并行設(shè)計(jì)。根據(jù)DDS原理,本地載波信號(hào)頻率可表示為式(9),fs為信號(hào)采樣率,這里為600 MHz,fc為希望得到的頻率,N為量化位數(shù),K為頻率控制字,可根據(jù)fs、fc、N求出。

  fc=fs·K/2N(9)

  如果系統(tǒng)時(shí)鐘為600 MHz,則1個(gè)NCO可在8個(gè)時(shí)鐘周期內(nèi)得到8個(gè)載波相位,記為Ph1,…,Ph8,通過查表可得到相應(yīng)載波幅度值,這樣在1/75 MHz(8個(gè)600 MHz時(shí)鐘周期)時(shí)間內(nèi)得到8個(gè)連續(xù)的載波采樣點(diǎn)。

  當(dāng)系統(tǒng)時(shí)鐘為75 MHz時(shí),若采用8個(gè)載波NCO同時(shí)工作,則在1/75 MHz時(shí)間內(nèi)同樣可得到8個(gè)相位值P1,…,P8,分別查表得到8個(gè)載波幅值,這樣在1/75 MHz時(shí)間內(nèi)同樣得到8個(gè)載波采樣點(diǎn)。通過調(diào)整各NCO的步進(jìn)值,可使得P1,…,P8與Ph1,…,Ph8等效,從而實(shí)現(xiàn)與600 MHz的載波NCO等效。

  NCO具體設(shè)計(jì)方式如下,設(shè)任一時(shí)刻8個(gè)NCO的相位累加器值為Pi,i=1,…,8,則Pi表達(dá)式如式(10)所示,其中P0為上一個(gè)時(shí)鐘周期第8個(gè)累加器的相位值,K與式(9)一致,這樣P1,…,P8與Ph1,…,Ph8等效。

  Pi=P0+K·i,i=1,…,8(10)

  在一個(gè)時(shí)鐘周期內(nèi)8個(gè)累加器可以得到P1,…,P8共8個(gè)相位值,通過查找8塊同樣的查找表,可以得到等效在600 MHz采樣率下連續(xù)的8個(gè)載波值cos(n+1),…,cos(n+8),sin(n+1),…,sin(n+8)。

  這樣數(shù)字化后的并行下變頻的結(jié)果I3(n+k)、Q3(n+k),k=1,…,8表達(dá)式如式(11)、式(12)所示:

  I3(n+k)=I2(n+k)·cos(n+k)+Q2(n+k)·sin(n+k)(11)

  Q3(n+k)=Q2(n+k)·sin(n+k)-I2(n+k)·cos(n+k)(12)

  其中I2(n+k)=Q2(n+k)為串并轉(zhuǎn)換后的采樣數(shù)據(jù),為降低后續(xù)處理資源消耗,將下變頻后的輸出截位至12 bit,則8路并行后的輸出為96 bit。

  2.3 并行本地偽碼產(chǎn)生

  擴(kuò)頻信號(hào)的捕獲需要本地產(chǎn)生與發(fā)端一致的偽碼序列,由本地碼NCO推動(dòng)碼生成器產(chǎn)生,對(duì)于本設(shè)計(jì)偽碼速率高達(dá)153.45 Mcps,采樣率為600 MHz,同樣只能采用并行的偽碼生成方式。根據(jù)式(9),fs為信號(hào)采樣率,這里為600 MHz,fc為碼率153.45 Mcps,N為量化位數(shù)取N=36,則可求出頻率控制字K。

  與2.2節(jié)類似,偽碼時(shí)鐘由8個(gè)獨(dú)立的碼NCO模塊產(chǎn)生。定義75 MHz主時(shí)鐘下的并行碼鐘為pn_clk[clk1,clk2,…,clk8],clki,i=1,...,8代表在600 MHz采樣頻率下的連續(xù)8個(gè)偽碼時(shí)鐘,1個(gè)主時(shí)鐘內(nèi)共有8個(gè)采樣點(diǎn)。clki可由式(13)得出,Pc0為上一個(gè)時(shí)鐘周期第8個(gè)相位累加器的相位值,Pci(i=1,...,8)為8路碼NCO模塊的36位累加器相位值。

  {clki,Pci}=Pc0+K·i(13)

  本設(shè)并行計(jì)偽碼的產(chǎn)生由ROM查表實(shí)現(xiàn),將復(fù)合碼的內(nèi)碼、外碼的一個(gè)周期序列存儲(chǔ)到ROM中,通過不同的查找地址得出相應(yīng)偽碼。由于偽碼速率和主時(shí)鐘非整數(shù)倍關(guān)系(2.046),可知在1個(gè)75 MHz時(shí)鐘周期內(nèi)(等效8個(gè)600 MHz時(shí)鐘)最多同時(shí)存在3個(gè)內(nèi)碼碼片(2個(gè)完整碼片,1個(gè)不完整碼片)。因此選用了3個(gè)深度為15,寬度為1 bit的ROM用于存儲(chǔ)內(nèi)碼,ROM_B中的內(nèi)碼相位比ROM_A滯后1個(gè)碼片,ROM_C中的內(nèi)碼相位比ROM_B滯后1個(gè)碼片。

  外碼的產(chǎn)生于內(nèi)碼類似,在1個(gè)75 MHz主時(shí)鐘內(nèi)最多存在2個(gè)內(nèi)碼,因此需要兩個(gè)深度為1 023寬度為1 bit的ROM用于存儲(chǔ)外碼。

003.jpg

  并行偽碼產(chǎn)生的仿真結(jié)果如圖3所示, clk為75 MHz主時(shí)鐘,pn_clk為8路并行碼時(shí)鐘,0、1交替的位置表示一個(gè)碼片的起止位置。以pn_clk=[01111000]為例,在此主時(shí)鐘周期內(nèi)存在8個(gè)600 MHz時(shí)鐘采樣點(diǎn),前一碼片的最后一個(gè)采樣點(diǎn)在bit7結(jié)束,bit6-bit3為當(dāng)前碼片的起止位置,bit2-bit0為下一個(gè)碼片的前3個(gè)采樣點(diǎn)位置。偽碼輸出記為pn_out[pn1,pn2,,...pn8],其中pni,i=1...8代表在該75 MHz時(shí)鐘內(nèi),由600 MHz時(shí)鐘對(duì)偽碼進(jìn)行采樣,得到的8個(gè)采樣數(shù)據(jù)。

  2.4 捕獲方案設(shè)計(jì)

  根據(jù)前述分析,本方案采用頻率分段+匹配濾波器的捕獲方式,該方式操作簡單,具有最快的捕獲速度,但資源消耗較大,但對(duì)于XC5VFX100T系列平臺(tái)影響較小。

  擴(kuò)頻信號(hào)的快捕包括載波和偽碼兩個(gè)層面,載波捕獲采用分段搜索的策略,在每個(gè)頻段內(nèi)搜索偽碼相位,并對(duì)偽碼進(jìn)行輔助,降低載波多普勒的影響。考慮到跟蹤模塊鎖頻環(huán)的有效牽引范圍為±1/4T,T為積分清零時(shí)間0.1 ms,因此對(duì)于本設(shè)計(jì)多普勒分段間隔不應(yīng)超過5 kHz。本設(shè)計(jì)多普勒搜索范圍要求±90 kHz,變化率2.4 kHz/s,分段間隔過窄會(huì)導(dǎo)致捕獲時(shí)間變長,綜合考慮后這里取分段間隔為2.4 kHz,共劃分為81個(gè)分段,多普勒搜索范圍可達(dá)±96 kHz,捕獲完成后多普勒補(bǔ)償精度可達(dá)±1.2 kHz。

  由于輸入偽碼的復(fù)合碼特性,可以將偽碼捕獲分為外碼捕獲、內(nèi)碼捕獲兩個(gè)過程,內(nèi)碼周期很短只有15,故可以采用滑動(dòng)相關(guān)的方式,一次步進(jìn)半個(gè)碼片,滑動(dòng)一個(gè)完整內(nèi)碼周期后進(jìn)行積分清0,積分周期為一個(gè)外碼碼片的周期即0.1/1 023 ms。

  這樣積分清0后的偽碼速率從153.45 Mcps降到10.23 Mcps,再進(jìn)入1 023長的匹配濾波器,連續(xù)1 023個(gè)積分值進(jìn)入后(即一個(gè)完整外碼周期)可得到相關(guān)峰值。當(dāng)內(nèi)碼滑動(dòng)到對(duì)齊位置時(shí),外碼匹配濾波器的輸出一定會(huì)出現(xiàn)最大相關(guān)峰。采用這種方式只需要設(shè)計(jì)1 023長的匹配濾波器,可以節(jié)省設(shè)計(jì)資源。為了提高捕獲靈敏度,可以對(duì)匹配濾波結(jié)果作非相干累加,非相干累加10次后,信噪比可提高約7 dB。匹配濾波器的工作頻率只需10.23 MHz,不再需要并行信號(hào)處理[4]。

  由于碼多普勒存在,當(dāng)分段間隔為2.4 kHz時(shí),經(jīng)載波輔助后,當(dāng)前頻帶內(nèi)的最大碼多普勒為:

  fdchip=1.2k153.45/2 325=79.2 Hz(14)

  復(fù)合碼周期為0.1 ms,累加10次后用時(shí)1 ms,在此期間內(nèi)碼片偏移0.079 2個(gè)碼片,若內(nèi)碼按照1/2碼片滑動(dòng),則滑動(dòng)一次后實(shí)際變化0.5-0.079 8=0.42個(gè)碼片,則為了保證能遍歷所有內(nèi)碼相位,內(nèi)碼滑動(dòng)次數(shù)應(yīng)至少為15/0.42=36次。

  捕獲流程為:捕獲環(huán)節(jié)開始后,首先從多普勒分段1開始滑動(dòng)內(nèi)碼相位,外碼同時(shí)作匹配濾波,內(nèi)碼遍歷結(jié)束后可得到36個(gè)相關(guān)峰值;多普勒分段切換至分段2,重復(fù)上述過程,當(dāng)所有81頻率分段均遍歷完成后,可得2 916個(gè)相關(guān)峰,記最大相關(guān)峰為peak1,記錄對(duì)應(yīng)的外碼序號(hào)和內(nèi)碼序號(hào);由于遍歷過程用時(shí)較長,在此期間多普勒會(huì)發(fā)生動(dòng)態(tài)變化,因此還需在peak1所在頻率分段的相鄰3個(gè)段內(nèi)重新搜索碼相位,此過程的最大相關(guān)峰為peak2,當(dāng)相關(guān)峰peak2與peak1可比擬,且對(duì)應(yīng)外碼、內(nèi)碼序號(hào)與peak1位置接近時(shí),認(rèn)為捕獲完成。將peak2所在多普勒分段信息補(bǔ)償載波NCO,實(shí)現(xiàn)頻率捕獲,根據(jù)內(nèi)碼和外碼序號(hào)置偽碼生成器,實(shí)現(xiàn)偽碼粗對(duì)準(zhǔn),隨后轉(zhuǎn)入跟蹤環(huán)節(jié)。

3 仿真結(jié)果及性能分析

  3.1 仿真結(jié)果

  由Simulink產(chǎn)生采樣率為600 MHz,C/No=90 dB/Hz(等效信號(hào)電平-80 dBm),多普勒為50 kHz的復(fù)合碼擴(kuò)頻信號(hào)作為仿真輸入。當(dāng)搜索到正確頻道時(shí)內(nèi)碼滑動(dòng)過程對(duì)應(yīng)的外碼匹配濾波仿真結(jié)果如圖4所示。rms_out為外碼匹配濾波結(jié)果,此時(shí)有非常明顯的相關(guān)峰出現(xiàn)。當(dāng)內(nèi)碼滑動(dòng)相差超過一個(gè)碼片時(shí),外碼匹配濾波的相關(guān)峰急劇降低,仿真結(jié)果如圖5所示。

004.jpg

  3.2 捕獲時(shí)間計(jì)算

  根據(jù)前述分析,遍歷一個(gè)頻率分段需要滑動(dòng)36次,內(nèi)碼滑動(dòng)期間外碼非相干累加10次,所需時(shí)間為36×10×0.1=36 ms。第一次遍歷搜索81個(gè)分段,用時(shí)81×36 ms=2.916 s,此期間最大多普勒變化達(dá)2.916 s*2.4 kHz/s=7.2 kHz跨越三個(gè)頻率分段,需要對(duì)當(dāng)前分段和前后相鄰各3個(gè)分段進(jìn)行再次搜索。

  第二次遍歷搜索7個(gè)頻道,用時(shí)7×36 ms=0.252 s。

  總捕獲時(shí)間為2.916+0.252=3.168 s。

  3.3 資源占用分析

  本算法串并轉(zhuǎn)換模塊、下變頻模塊、偽碼NCO模塊、偽碼產(chǎn)生模塊、捕獲模塊的內(nèi)碼滑動(dòng)、積分累加為并行處理環(huán)節(jié),占用資源較多;捕獲模塊外碼匹配濾波、捕獲策略設(shè)計(jì)、跟蹤環(huán)節(jié)是非并行設(shè)計(jì)模塊。占用資源較少。經(jīng)ISE綜合,共占用FPGA片內(nèi)63%的Slice資源、46%的塊RAM資源、52%的乘法器資源。

  4 結(jié)論

  經(jīng)過分析計(jì)算可知,本文提出的寬帶擴(kuò)頻信號(hào)捕獲算法,通過“以面積換速度”的形式,利用并行信號(hào)處理技術(shù),有效降低了系統(tǒng)處理時(shí)鐘要求,算法技術(shù)可行實(shí)現(xiàn)簡單,共占用FPGA片內(nèi)63%的Slice資源、46%的塊RAM資源、52%的乘法器資源,資源占用率較低,利于工程實(shí)現(xiàn)。

參考文獻(xiàn)

  [1] 黃愛軍.衛(wèi)星通信抗干擾設(shè)計(jì)考慮及性能分析[J].電訊技術(shù),2012,52(3):259-263.

  [2] 童長海,鄭雪峰,鄭戈,等.600 Mb/s高速數(shù)傳接收機(jī)的設(shè)計(jì)與實(shí)現(xiàn)[J].遙測遙控,2007,28(S1):34-38.

  [3] 嚴(yán)家明,李瑾,胡楚鋒.基于正交混頻的數(shù)字下變頻技術(shù)研究[J].計(jì)算機(jī)測量與控制.2009,17(1):200-202.

  [4] 代敏,禹思敏,羅玉玲.匹配濾波器同步捕獲技術(shù)FPGA設(shè)計(jì)[J].通信技術(shù).2010,43(2):13-16.


此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權(quán)禁止轉(zhuǎn)載。