2016年6月8日，中國(guó)上?！?a class="innerlink" href="http://ihrv.cn/tags/楷登電子" title="楷登電子" target="_blank">楷登電子（美國(guó) Cadence 公司，NASDAQ: CDNS）與中芯國(guó)際（SMIC）公司今天宣布共同發(fā)布28納米參考設(shè)計(jì)流程，該參考設(shè)計(jì)集成了Cadence數(shù)字產(chǎn)品和低功耗設(shè)計(jì)的全系列工具和方案。（PPA）指標(biāo)的設(shè)計(jì)，同時(shí)幫助開發(fā)團(tuán)隊(duì)提高芯片設(shè)計(jì)的工作效率，該參考設(shè)計(jì)流程是SMIC在28nm工藝上的基于IEEE1801低功耗設(shè)計(jì)和驗(yàn)證標(biāo)準(zhǔn)的RTL-to-Signoff流程。使系統(tǒng)芯片（SoC）開發(fā)人員能夠交付達(dá)到最佳功耗、性能和面積縮短上市時(shí)間，以滿足計(jì)算機(jī)、消費(fèi)電子、網(wǎng)絡(luò)及無線產(chǎn)品市場(chǎng)對(duì)系統(tǒng)越來越苛刻的需求。

　　Cadence工具提供了從RTL-to-Signoff全流程的綜合技術(shù)支持：

　　·關(guān)于Innovus? 設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)：下一代物理設(shè)計(jì)實(shí)現(xiàn)解決方案基于大規(guī)模并行架構(gòu)，使SoC開發(fā)人員能夠在加速上市時(shí)間的同時(shí)交付最佳功耗、性能和面積（PPA）指標(biāo)的的設(shè)計(jì)。同時(shí)，Innovus提供了在28納米工藝上的關(guān)鍵技術(shù)，支持平面布局規(guī)劃、布局布線，具備完善整合的顏色/Pin腳存取/變異性感知的時(shí)序收斂、時(shí)鐘樹和功耗最優(yōu)化。

　　·Tempus?時(shí)序簽收工具：一款完整的時(shí)序分析工具，基于大規(guī)模并行處理架構(gòu)和物理感知時(shí)序優(yōu)化，幫助客戶顯著減少了時(shí)序簽收收斂與分析的時(shí)間，同時(shí)提供硅-精確性時(shí)序和信號(hào)完整性分析，以確保在芯片投片后的運(yùn)行。

　　·Voltus? IC電源完整性解決方案：全芯片、模塊級(jí)電源簽收工具，提供精確、快速和高容量的分析和優(yōu)化技術(shù)，使開發(fā)者能夠糾錯(cuò)、驗(yàn)證和修正芯片電源消耗、IR壓降、具備晶體管級(jí)的電遷移和電流電阻壓降分析技術(shù)（EMIR），加速IC電源簽收和整體設(shè)計(jì)時(shí)序收斂。

　　·Voltus?-Fi定制型電源完整性解決方案：SPICE級(jí)精度、晶體管級(jí)工具，用以分析和簽收模擬、存儲(chǔ)器和定制化數(shù)字IP模塊，在協(xié)助運(yùn)行Voltus IC 電源完整性解決方案進(jìn)行SoC電源簽收時(shí)，為晶體管級(jí)模塊產(chǎn)生高精度的IP層級(jí)電源網(wǎng)格模型。

　　·Conformal?低功耗驗(yàn)證解決方案：為設(shè)計(jì)低功耗設(shè)計(jì)意圖的定義和驗(yàn)證提供解決方案，提供全芯片驗(yàn)證的低功耗設(shè)計(jì)

　　·Genus?綜合解決方案：下一代RTL綜合和物理綜合引擎，顯著的改善了RTL開發(fā)者的效率難題，可將綜合運(yùn)轉(zhuǎn)時(shí)間提升5倍，并且線性擴(kuò)展至1千萬單元規(guī)模。

　　·Quantus? QRC萃取方案：下一代寄生參數(shù)提取工具，經(jīng)過量產(chǎn)認(rèn)證并可提供更快的單角和多角萃取的運(yùn)行時(shí)間，以及晶圓代工廠黃金數(shù)據(jù)的最佳精度。

　　·Cadence物理驗(yàn)證系統(tǒng)（PVS）：該解決方案支持全芯片和in-design簽收。PVS與Virtuoso? Custom IC平臺(tái)、Innovus設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)和Quantus QRC萃取方案緊密結(jié)合在一起，將顯著減少迭代次數(shù)并以最短的時(shí)間進(jìn)行投片。

　　·Cadence CMP Predictor: 使用基于模型的方法精確的預(yù)測(cè)多層厚度和制造工藝變異的不確定性，使用高度精確的、基于模型的方法查找潛在熱點(diǎn)區(qū)域。

　　·Cadence?光刻物理分析器(LPA): 在很短的時(shí)間內(nèi)檢測(cè)出由傳統(tǒng)DRC檢查遺漏的可制造性問題，從而滿足基于OPC和光刻模擬的解決方案的要求。它能快速準(zhǔn)確地證明系統(tǒng)可制造性變化，幫助設(shè)計(jì)師在物理實(shí)施階段提高成品率。

　　“我們與 Cadence 密切合作開發(fā)參考流程，幫助我們的客戶加快其差異化的低功耗、高性能芯片的設(shè)計(jì)，”中芯國(guó)際設(shè)計(jì)服務(wù)中心資深副總裁湯天申博士表示，“Cadence創(chuàng)新的數(shù)字實(shí)現(xiàn)工具與中芯國(guó)際28納米工藝的緊密結(jié)合，能夠幫助設(shè)計(jì)團(tuán)隊(duì)將28納米設(shè)計(jì)達(dá)到更低的功耗以及更快的量產(chǎn)化?！?/p>

　　“Cadence 與 SMIC 的合作將幫助我們共同的客戶更快的應(yīng)用Cadence數(shù)字實(shí)現(xiàn)和Signoff工具的先進(jìn)套件，達(dá)到最佳的功耗和設(shè)計(jì)收斂的快速路徑，” Cadence公司資深副總裁、數(shù)字與簽核及系統(tǒng)驗(yàn)證事業(yè)群總經(jīng)理Anirudh Devgan博士表示，“經(jīng)過優(yōu)化的設(shè)計(jì)流程，將幫助開發(fā)者更好的應(yīng)用這些創(chuàng)新技術(shù)，以達(dá)到SMIC 28納米工藝上的最佳PPA?！?/p>