摘 要： 采用DSP與FPGA相結(jié)合的方案，設(shè)計(jì)了一款雷達(dá)回波信號(hào)采集卡。此設(shè)備主要用于小型VTS系統(tǒng)、中小型船舶以及航海操縱模擬器中。DSP與FPGA相結(jié)合構(gòu)成快速傳輸通道，為雷達(dá)回波采集處理提供有力保障。現(xiàn)場(chǎng)可編程門陣列（FPGA）靈活性強(qiáng)，內(nèi)部邏輯功能可以根據(jù)需要在系統(tǒng)中配置，其作為DSP的輔助芯片為AD提供時(shí)鐘，協(xié)同AD完成模擬信號(hào)的采集與傳輸，同時(shí)完成外部接口的邏輯轉(zhuǎn)換，充分發(fā)揮它的靈活性優(yōu)點(diǎn)。主控芯片DSP主要用于信息處理和整個(gè)硬件模塊的控制。
關(guān)鍵詞： FPGA；DSP；雷達(dá)回波；采集系統(tǒng)
0 引言
數(shù)據(jù)采集系統(tǒng)是一種應(yīng)用非常廣泛的模擬量測(cè)量系統(tǒng)，其基本任務(wù)是將模擬信號(hào)經(jīng)采樣量化編碼后送入計(jì)算機(jī)或相應(yīng)的信號(hào)處理系統(tǒng)中，然后根據(jù)不同的需要進(jìn)行相應(yīng)的計(jì)算處理。隨著科技的發(fā)展，其應(yīng)用領(lǐng)域涵蓋雷達(dá)、電力、空間遙測(cè)、汽車制造、軍事等行業(yè)。雷達(dá)性能的日益強(qiáng)大離不開數(shù)據(jù)采集系統(tǒng)的發(fā)展，特別是數(shù)據(jù)處理芯片和AD采樣頻率的快速發(fā)展?，F(xiàn)在雷達(dá)探測(cè)距離涵蓋愈來愈廣泛，探測(cè)精度越來越高，使得航海安全更具保障。
近年來，隨著加工工藝的突破，處理器的運(yùn)算速度大幅提高，同時(shí)芯片功能更加強(qiáng)大。模擬信號(hào)采樣芯片AD的采樣頻率已達(dá)到10 GHz。采樣頻率和數(shù)據(jù)處理芯片運(yùn)算速度的提高推動(dòng)著數(shù)據(jù)采集系統(tǒng)的發(fā)展。因此，專用的數(shù)據(jù)采集卡日漸成熟，并大量涌現(xiàn)。雷達(dá)回波信息數(shù)據(jù)采集可以運(yùn)用專用的高速數(shù)據(jù)采集卡來采集，實(shí)現(xiàn)雷達(dá)回波信息的高速實(shí)時(shí)采集[1]。解放初期我國(guó)雷達(dá)研制技術(shù)相對(duì)比較薄落，航海上雷達(dá)的研制幾乎是空白，國(guó)內(nèi)的航海雷達(dá)幾乎是靠國(guó)外進(jìn)口[1]。隨著這幾年的發(fā)展，尤其改革開放以后，我國(guó)經(jīng)濟(jì)騰飛，在科技領(lǐng)域與國(guó)際先進(jìn)水平的差距有了明顯的改觀。我國(guó)海岸線綿長(zhǎng)，隨著漁業(yè)的發(fā)展壯大，船用雷達(dá)市場(chǎng)需求打開，雷達(dá)專用的數(shù)據(jù)采集卡的普及應(yīng)用將是未來的發(fā)展趨勢(shì)。借此本論文提出一種雷達(dá)回波信息采集卡的技術(shù)方案。
1 硬件架構(gòu)
1.1 硬件架構(gòu)
航海雷達(dá)由天線、收發(fā)機(jī)、雷達(dá)信號(hào)采集單元和顯示器四部分組成，如圖1所示。本文主要設(shè)計(jì)雷達(dá)信號(hào)采集單元，由天線和收發(fā)機(jī)產(chǎn)生的雷達(dá)信號(hào)包括視頻信號(hào)、觸發(fā)信號(hào)、方位信號(hào)和船首信號(hào)，它們不能直接被采集卡采集。為此，以上信號(hào)需要預(yù)處理之后才能被采集。信號(hào)經(jīng)過轉(zhuǎn)換電路后接入采集卡進(jìn)行采集處理。采集卡主要芯片采用DSP和FPGA芯片，并使用PCI接口的方式與PC機(jī)主板集成，以達(dá)到雷達(dá)圖像實(shí)時(shí)精確地顯示采集到的信息。
1.2 雷達(dá)視頻信號(hào)分析
本文以智森雷達(dá)RS1712作為實(shí)驗(yàn)雷達(dá)，視頻信號(hào)幅度為-3.3~0 V，帶寬20 MHz。信號(hào)參數(shù)不能直接接入AD采集，需要信號(hào)轉(zhuǎn)換，轉(zhuǎn)換接口電路如圖2所示。航海雷達(dá)回波信息稱之為視頻信號(hào)，是由天線將接收到的高頻信號(hào)經(jīng)變頻、檢波后包絡(luò)完成的信號(hào)。雷達(dá)視頻信號(hào)屬于一維信號(hào)，回波強(qiáng)弱代表有無目標(biāo)障礙物。雷達(dá)回波的采集是實(shí)現(xiàn)雷達(dá)功能的重中之重，也是雷達(dá)系統(tǒng)信息處理最前端的工作部分。
雷達(dá)視頻信號(hào)不同于傳統(tǒng)意義上的視頻信號(hào)，它是利用微波成像原理形成的，回波信號(hào)的強(qiáng)弱程度決定了圖像上相對(duì)應(yīng)處灰度值的大小[2]。不同障礙物其材質(zhì)、形狀和大小的不同導(dǎo)致反射電磁波的能力不同，雷達(dá)根據(jù)障礙物反射電磁波的強(qiáng)弱來呈現(xiàn)出目標(biāo)。雷達(dá)視頻信號(hào)是通過掃描線刷新來局部變化的圖像。整個(gè)雷達(dá)圖像是以灰度值的大小和強(qiáng)弱來顯示海面上目標(biāo)物的大小和有無。灰度值越高的點(diǎn)，采集的視頻信號(hào)越強(qiáng)。由于視頻信號(hào)夾雜大量的雜波，在采集完成后需要以適當(dāng)?shù)拈T限值來限制雜波的影響。雷達(dá)天線每旋轉(zhuǎn)一圈形成一幅雷達(dá)圖像，圖像以極坐標(biāo)形式顯示。
1.3 雷達(dá)脈沖信號(hào)分析
?。?）觸發(fā)信號(hào)：觸發(fā)信號(hào)是整個(gè)雷達(dá)信號(hào)中的重要信號(hào)之一，是雷達(dá)的總指揮，它控制發(fā)射機(jī)、接收機(jī)、顯示器同步工作。觸發(fā)信號(hào)與接收機(jī)收到的雷達(dá)視頻回波同步，由此確定一次回波的起點(diǎn)和顯示器上掃描線對(duì)應(yīng)的時(shí)間。本文實(shí)驗(yàn)雷達(dá)觸發(fā)信號(hào)幅度約為6 V、脈沖寬度約為33.2 ms，信號(hào)參數(shù)不能直接接入采集卡，需要進(jìn)行信號(hào)轉(zhuǎn)換，轉(zhuǎn)換電路如圖3。
?。?）船首信號(hào)：天線在旋轉(zhuǎn)過程中，當(dāng)轉(zhuǎn)到正北或者船舶航行方向時(shí)雷達(dá)產(chǎn)生的信號(hào)。由此，該信號(hào)可以作為天線旋轉(zhuǎn)一周的標(biāo)志信號(hào)，同時(shí)可以作為視頻信號(hào)處理中分隔兩幅相鄰圖像的標(biāo)志。本實(shí)驗(yàn)雷達(dá)的幅度為 +12.5 V。轉(zhuǎn)換電路如圖4。
?。?）方位信號(hào)：方位信號(hào)是由天線產(chǎn)生，與天線旋轉(zhuǎn)同步的信號(hào)。為了電路簡(jiǎn)單雷達(dá)在天線底部安裝碼盤，天線每旋轉(zhuǎn)一圈通過碼盤可以產(chǎn)生幾百個(gè)增量脈沖，但在顯示器顯示前，利用鎖相倍頻電路將每周的脈沖調(diào)整到4 096或者更高[3]。本實(shí)驗(yàn)雷達(dá)天線旋轉(zhuǎn)一周輸出360個(gè)方位脈沖，幅度約為+12 V。轉(zhuǎn)換接口電路如圖5。
2 數(shù)據(jù)傳輸
2.1 AD的選擇
本文實(shí)驗(yàn)雷達(dá)脈沖重復(fù)頻率為f=1 500 Hz，脈寬τ=0.32 
，則雷達(dá)的發(fā)射波形伸展在S=Cτ≈100 m（C為光速）的空間距離上。對(duì)于同一方位向上的兩個(gè)等同目標(biāo)，當(dāng)間隔距離S′=S/2=50 m時(shí)，它們?cè)诰嚯x上可以被區(qū)分出來，即雷達(dá)的距離分辨率為50 m[4]。
在采樣中如何考慮采樣速率和采樣數(shù)據(jù)精度是一個(gè)重要的問題。當(dāng)采樣頻率為f時(shí)，可根據(jù)公式△=C/2f（C為光速）得采樣點(diǎn)的距離分辨率，所以為了使采樣結(jié)果能夠無失真地還原出雷達(dá)回波，需保證△大于或者等于S，即必須保證采樣速率f>=1/τ。根據(jù)RS1712雷達(dá)的性能指標(biāo)參數(shù)，雷達(dá)視頻信號(hào)的帶寬為20 MHz，因此數(shù)據(jù)采樣帶寬要求大于20 MHz，并且數(shù)字化的采樣數(shù)據(jù)精度要求不低于10位。一般要求采樣頻率20 MHz以上，數(shù)據(jù)量大要求傳輸速度與處理速度要相匹配。本文選用AD9225芯片，采集速度25 MS/s，數(shù)據(jù)精度達(dá)到12位。圖6為AD部分原理圖。
2.2 快速數(shù)據(jù)流的傳輸
此方案利用FPGA來控制AD的工作。為了提高效率，采用乒乓緩存原理。乒乓緩存結(jié)構(gòu)是在FPGA內(nèi)部開辟出兩個(gè)數(shù)據(jù)緩存區(qū)域，將數(shù)據(jù)等時(shí)地輸入進(jìn)去，區(qū)域的選擇由選擇標(biāo)志位決定。在第一個(gè)周期內(nèi)，將輸入的數(shù)據(jù)緩存到數(shù)據(jù)緩存模塊1中[5]；在第二個(gè)周期內(nèi)，將輸入的數(shù)據(jù)緩存到數(shù)據(jù)緩存模塊2中。以此類推，隨著時(shí)間推移，緩存模塊由輸入選擇標(biāo)志位來控制。兩個(gè)數(shù)據(jù)緩存區(qū)域緩解DSP處理數(shù)據(jù)的壓力，同時(shí)避免數(shù)據(jù)處理錯(cuò)位。兩個(gè)數(shù)據(jù)緩存區(qū)域循環(huán)往復(fù)依次切換數(shù)據(jù)輸入輸出，可以更加有效的進(jìn)行數(shù)據(jù)采集傳送。以下為FPGA中部分程序。
reg[8：0]data_addr；
always@（posedge ADCLK or posedge RST）
if（RST）
data_addr<=0；
else
data_addr<=data_addr+1；
reg pingpang；
always@（posedge ADCLK or posedge RST）
if（RST）
pingpang<=0；
else if（data_addr==511）
pingpang<=!pingpang；
reg[8：0]dpra；
wire[11：0]dpo1；
wire[11：0]dpo2；
always@（posedge ARE or posedge RST）
if（RST）
dpra<=0；
else if（~CE[2]&&（TEA==4′b0000））
dpra<=dpra+1；
3 技術(shù)方案
數(shù)據(jù)采集是雷達(dá)信號(hào)數(shù)字處理必不可少的前提，特別對(duì)雷達(dá)微弱信號(hào)的檢測(cè)，良好且不失真的數(shù)據(jù)采集是處理的關(guān)鍵[6]。雷達(dá)視頻信號(hào)數(shù)據(jù)量極大，實(shí)時(shí)性要求高，為此需要專門的信息采集處理板卡。DSP與FPGA結(jié)合構(gòu)成采集板卡主控芯片。DSP可勝任數(shù)據(jù)處理功能，F(xiàn)PGA能夠提供AD采集接口和數(shù)據(jù)傳輸通道。此外，利用高性能DSP芯片和PCI接口芯片，可有效提高雷達(dá)信號(hào)采集卡的通用性和擴(kuò)展能力。采集卡使用德州儀器6000系列6713，這是一款浮點(diǎn)型芯片，運(yùn)算速度可達(dá)1 350 MIPS，搭配一款賽靈思公司的FPGA型號(hào)XC2S200。
該板卡采用了一款高速12位的模數(shù)轉(zhuǎn)換芯片AD9225，轉(zhuǎn)換頻率達(dá)到25 MHz，可以滿足雷達(dá)視頻采集的要求。數(shù)字信號(hào)處理模塊以DSP作為核心處理器。DSP外接PROM和SRAM，其中，EEPROM存放程序代碼用于DSP的boot loader，SRAM作為數(shù)據(jù)空間的擴(kuò)展用于存儲(chǔ)多次回波數(shù)據(jù)。首先，雷達(dá)上單元發(fā)出的視頻信號(hào)經(jīng)過高速AD采樣后由FPGA控制寫入乒乓RAN中，DSP收到相應(yīng)中斷信號(hào)時(shí)，讀取數(shù)據(jù)進(jìn)行處理，處理完成的信號(hào)寫入PROM和SRAN等待上位機(jī)的讀取。方位信號(hào)、船首信號(hào)和觸發(fā)信號(hào)經(jīng)過預(yù)處理接入FPGA中。方位信號(hào)經(jīng)過FPGA電平邏輯轉(zhuǎn)換，由倍頻電路倍頻至4 096 Hz，作為雷達(dá)信號(hào)的方位基準(zhǔn)傳輸給顯示模塊。觸發(fā)信號(hào)作為控制信號(hào)接入DSP中斷，由DSP中斷觸發(fā)對(duì)視頻信號(hào)的采集處理，以達(dá)到與上單元同步，同時(shí)區(qū)分每條掃描線的視頻信號(hào)。船首信號(hào)經(jīng)FPGA接入DSP中斷，來觸發(fā)對(duì)方位信號(hào)和觸發(fā)信號(hào)計(jì)數(shù)清零處理，同時(shí)區(qū)分一幅完整的雷達(dá)圖像。FPGA作為DSP的輔助器，協(xié)助DSP控制其外設(shè)器件。另外，為了便于調(diào)試，在板卡中增添串口模塊、JTAG模塊和USB模塊。
3.1 FPGA的功能實(shí)現(xiàn)
FPGA負(fù)責(zé)控制AD采樣、讀取采樣數(shù)據(jù)和與DSP通信的任務(wù)，以及對(duì)脈沖信號(hào)進(jìn)行預(yù)處理[7]。FPGA將對(duì)AD的配置參數(shù)寫入其相應(yīng)的寄存器中。將輸入時(shí)鐘分頻，產(chǎn)生采樣時(shí)鐘提供給AD。同時(shí)，F(xiàn)PGA直接對(duì)AD下達(dá)啟動(dòng)采樣開始。FPGA監(jiān)測(cè)AD的采樣完成信號(hào)，若采樣完成則通過AD并行數(shù)據(jù)接口接收一個(gè)采樣數(shù)據(jù)，送入FPGA內(nèi)部的開辟的乒乓RAN中，同時(shí)等待下一個(gè)采樣數(shù)據(jù)的到來。當(dāng)FPGA內(nèi)部乒乓RAN存儲(chǔ)滿后溢出標(biāo)志位觸發(fā)DSP中斷，DSP開始從數(shù)據(jù)總線中讀取數(shù)據(jù)處理。
3.2 DSP功能
DSP負(fù)責(zé)數(shù)據(jù)處理和控制整個(gè)系統(tǒng)的協(xié)調(diào)運(yùn)作。觸發(fā)信號(hào)、方位信號(hào)、船首信號(hào)經(jīng)過FPGA時(shí)序處理接入DSP中斷，DSP通過對(duì)此信號(hào)的處理完成對(duì)雷達(dá)視頻信號(hào)的解析，例如控制上下位機(jī)協(xié)同工作、確定雷達(dá)的分辨率、分割天線掃描一周形成的一幀圖等。DSP有幾個(gè)重要的控制中斷：觸發(fā)信號(hào)中斷是AD采集開始及一條掃描線數(shù)據(jù)開始標(biāo)志中斷；船首信號(hào)中斷是觸發(fā)脈沖和方位脈沖計(jì)數(shù)清零標(biāo)志，同時(shí)也是一幅完整雷達(dá)圖像產(chǎn)生的標(biāo)志，而且由此獲得船首位置；FPGA數(shù)據(jù)溢出標(biāo)志位中斷通知DSP從數(shù)據(jù)總線中讀取采集的雷達(dá)數(shù)據(jù)。
3.3 PCI接口
PCI接口是應(yīng)用最為普遍、較為成熟的接口總線。PC機(jī)主板中常見的接口總線都能夠方便地與PC連接，并且具有獨(dú)立于CPU的結(jié)構(gòu)，兼容性好。同時(shí)，它具有傳輸速度快、存儲(chǔ)延誤性小、成本低、可編程等優(yōu)點(diǎn)。PCI接口有現(xiàn)成的模塊，故此不再贅述。
4 結(jié)束語
本文設(shè)計(jì)的雷達(dá)信號(hào)采集卡，結(jié)合目前較為先進(jìn)的硬件芯片，整合各個(gè)芯片的優(yōu)點(diǎn)，實(shí)現(xiàn)對(duì)雷達(dá)的回波信號(hào)的高速采集。本設(shè)計(jì)中相關(guān)FPGA的程序用Xilinx ISE軟件編寫，DSP程序使用CCS軟件完成程序設(shè)計(jì)。采用FPGA能夠有效地控制AD的采集，同時(shí)，能夠?qū)崟r(shí)、高速地把數(shù)據(jù)傳輸出去，為雷達(dá)信號(hào)的實(shí)時(shí)采集處理、雷達(dá)圖像的實(shí)時(shí)顯示提供了保障。DSP是傳統(tǒng)的信號(hào)處理芯片，運(yùn)算速度快，能夠在高速數(shù)據(jù)流中發(fā)揮它的優(yōu)勢(shì)。
參考文獻(xiàn)
[1] 邱海琴．航海雷達(dá)回波數(shù)據(jù)采集與特性研究[D]．廈門：集美大學(xué)，2011.
[2] 白雅卿．船舶導(dǎo)航雷達(dá)視頻信號(hào)分析[D]．大連：大連海事大學(xué)，2013.
[3] 郭鵬．雷達(dá)信號(hào)數(shù)字化單元研究[D]．大連：大連海事大學(xué)，2006.
[4] 王立寧.導(dǎo)航雷達(dá)回波信號(hào)數(shù)據(jù)采集與壓縮技術(shù)研究[D].哈爾濱：哈爾濱工程大學(xué)，2009.
[5] 邰林，黃芝平，唐貴林，等．并行緩存結(jié)構(gòu)在高速海量數(shù)據(jù)記錄系統(tǒng)中的應(yīng)用[J]．計(jì)算機(jī)測(cè)量與控制，2008，16（4）：527-529.
[6] 張亞標(biāo)，程家明，閻世強(qiáng)，等．一種雷達(dá)弱信號(hào)處理的視頻回波數(shù)據(jù)采集系統(tǒng)[J]．空軍雷達(dá)學(xué)院學(xué)報(bào)，2003，17（1）：31-33.
[7] 劉歡，田建生，梅安華，等．FPGA+雙DSP結(jié)構(gòu)的雷達(dá)信號(hào)采集處理系統(tǒng)設(shè)計(jì)[J]．計(jì)算機(jī)測(cè)量與控制，2005，13（2）：157-159.