隨著超大規(guī)模集成電路、表面貼裝元件、疊層多芯片模塊及高密(多層)印制電路板PCB(Printed Circuit Boards)等的發(fā)展與廣泛應(yīng)用，現(xiàn)代微電子技術(shù)正朝著高密度、高速度、高可靠和微型化方向飛速發(fā)展[1]。然而，電路的規(guī)模劇增而物理尺寸銳減，導(dǎo)致了測(cè)試面臨越來越多的問題，由此引發(fā)了對(duì)新測(cè)試方法的探索。文中對(duì)基于邊界掃描技術(shù)的可測(cè)性結(jié)構(gòu)展開研究。分模塊設(shè)計(jì)符合IEEE1149.1及IEEE1149.4 標(biāo)準(zhǔn)[2-3]的可測(cè)性結(jié)構(gòu)各個(gè)組成部分，包括測(cè)試訪問口TAP(Test Access Port)控制器、數(shù)字邊界掃描單元、模擬邊界掃描單元、測(cè)試總線接口電路及測(cè)試寄存器。

1 IEEE1149.4標(biāo)準(zhǔn)
    IEEE1149.4標(biāo)準(zhǔn)繼承了IEEE1149.1標(biāo)準(zhǔn)的設(shè)計(jì)思想，它在模擬管腳上施加與數(shù)字邊界掃描單元（DBM）相似的模擬邊界掃描單元（ABM），將它們與數(shù)字邊界掃描單元一起依次串聯(lián)成邊界掃描寄存器鏈，為測(cè)試指令和數(shù)字測(cè)試數(shù)據(jù)提供串行移位通路。為滿足模擬管腳測(cè)試的要求，標(biāo)準(zhǔn)專門在芯片內(nèi)部添加了兩條內(nèi)部模擬測(cè)試總線即AB1、AB2。各模擬邊界掃描單元通過概念開關(guān)與內(nèi)部模擬測(cè)試總線相連，內(nèi)部模擬測(cè)試總線上的模擬信號(hào)可在測(cè)試總線接口電路（TBIC）的控制下，與模擬測(cè)試接口（ATAP）通信。而模擬測(cè)試接口則是外界模擬信號(hào)源、模擬測(cè)試響應(yīng)處理器與模擬邊界掃描器件的接口，這就構(gòu)成了一條虛擬探針形式的模擬信號(hào)通路，外界模擬測(cè)試信號(hào)可通過這條模擬信號(hào)通路施加到某一模擬管腳上，模擬管腳上的模擬數(shù)據(jù)也可通過這條模擬測(cè)試通路輸出到外界，由模擬測(cè)試響應(yīng)處理器處理。模擬測(cè)試總線、模擬測(cè)試邊界掃描單元以及模擬測(cè)試接口構(gòu)成IEEE1149.4 標(biāo)準(zhǔn)的主要特征。
    混合信號(hào)器件的邊界掃描結(jié)構(gòu)由邊界掃描測(cè)試接口（TAP）、邊界掃描測(cè)試控制部件、測(cè)試總線接口電路（TBIC）和邊界掃描測(cè)試單元（包括DBM 和ABM）組成，如圖1所示。

2 混合信號(hào)電路可測(cè)性結(jié)構(gòu)設(shè)計(jì)
    IEEE1149.1 及IEEE1149.4 標(biāo)準(zhǔn)中對(duì)混合信號(hào)電路可測(cè)性結(jié)構(gòu)做了比較詳盡的論述，對(duì)于如何實(shí)現(xiàn)這種結(jié)構(gòu)提出了指導(dǎo)性的規(guī)范。通過分析IEEE1149.1及IEEE1149.4標(biāo)準(zhǔn)可知，混合信號(hào)電路可測(cè)性結(jié)構(gòu)主要由TAP控制器、數(shù)字邊界掃描單元（DBM）、模擬邊界掃描單元（ABM）、測(cè)試總線接口電路（TBIC）及測(cè)試寄存器構(gòu)成。分別實(shí)現(xiàn)各個(gè)組成部分，設(shè)計(jì)出標(biāo)準(zhǔn)接口，以便在混合信號(hào)電路的可測(cè)性設(shè)計(jì)中調(diào)用。在實(shí)現(xiàn)方式上，可測(cè)性結(jié)構(gòu)測(cè)試邏輯部分采用VHDL語言進(jìn)行描述，并在Model Technology公司ModelSim6.1仿真調(diào)試軟件及Synplify7.5 高質(zhì)量綜合軟件等工具上開發(fā)實(shí)現(xiàn)。
2.1 TAP 控制器設(shè)計(jì)
    TAP控制器是整個(gè)混合信號(hào)可測(cè)性結(jié)構(gòu)的核心部分，它在由IEEE1149.4接口輸入的測(cè)試控制信號(hào)TMS和測(cè)試時(shí)鐘TCK的控制下產(chǎn)生混合信號(hào)測(cè)試所需的各種狀態(tài)，并發(fā)出所需的控制信號(hào)。TAP控制器生成各種測(cè)試控制信號(hào)如圖2所示,這些控制信號(hào)用來控制指令寄存器、數(shù)據(jù)寄存器以及控制一些端口的選通。圖中所示的由TAP控制器生成的各種控制信號(hào)用來給指令及數(shù)據(jù)移位提供時(shí)鐘，其余的輔助狀態(tài)實(shí)現(xiàn)測(cè)試數(shù)據(jù)準(zhǔn)備、測(cè)試等待等操作。

     TAP控制器的核心是一個(gè)16狀態(tài)的狀態(tài)機(jī)，每個(gè)狀態(tài)對(duì)應(yīng)生成控制信號(hào)。為了能獲得可綜合的、高效的VHDL狀態(tài)機(jī)描述，設(shè)計(jì)中使用多進(jìn)程方式來描述狀態(tài)機(jī)的內(nèi)部邏輯，一個(gè)進(jìn)程描述時(shí)序邏輯，包括狀態(tài)寄存器的工作和寄存器狀態(tài)的輸出；另一個(gè)進(jìn)程描述組合邏輯，包括進(jìn)程間狀態(tài)值的傳遞邏輯以及狀態(tài)轉(zhuǎn)換值的輸出。
2.2 DBM單元設(shè)計(jì)
    數(shù)字邊界掃描單元有多種實(shí)現(xiàn)方式，文中對(duì)于輸出數(shù)字邊界掃描單元采用如圖3所示的結(jié)構(gòu)實(shí)現(xiàn)。雖然該結(jié)構(gòu)不是最優(yōu)的，但是它嚴(yán)格遵守了標(biāo)準(zhǔn)的最低要求且硬件開銷小。

2.3 ABM控制邏輯設(shè)計(jì)
    ABM單元邏輯部分結(jié)構(gòu)主要由移位寄存器、更新寄存器和控制邏輯三部分組成。其中，移位寄存器和更新寄存器用來實(shí)現(xiàn)數(shù)字信號(hào)的輸入/輸出；控制邏輯則用來控制模擬引腳的開關(guān)矩陣。模擬邊界掃描寄存器控制邏輯部分的實(shí)現(xiàn)是將控制邏輯按功能不同分作移位寄存器、更新寄存器和開關(guān)控制邏輯三部分，先分別設(shè)計(jì)后，再按各部分的連接情況組合在一起。
2.4 TBIC控制邏輯設(shè)計(jì)
    TBIC控制邏輯結(jié)構(gòu)與ABM控制邏輯結(jié)構(gòu)類似，設(shè)計(jì)時(shí)采用自頂向下的設(shè)計(jì)方法，將整個(gè)控制邏輯結(jié)構(gòu)分為移位寄存器、更新寄存器、開關(guān)控制邏輯三部分。移位寄存器和更新寄存器運(yùn)用寄存器綜合實(shí)現(xiàn)。開關(guān)控制邏輯通過行為描述來實(shí)現(xiàn)。在這三部分實(shí)現(xiàn)的基礎(chǔ)上由一系列的寄存器和多路選擇器組成多級(jí)寄存器鏈。
2.5 測(cè)試寄存器設(shè)計(jì)
    測(cè)試寄存器主要包括邊界掃描寄存器、指令寄存器、旁路寄存器、設(shè)計(jì)專用數(shù)據(jù)寄存器。其中邊界掃描寄存器、指令寄存器和旁路寄存器是標(biāo)準(zhǔn)規(guī)定必選的測(cè)試寄存器，設(shè)計(jì)專用寄存器為可選測(cè)試寄存器。
    指令寄存器設(shè)計(jì)結(jié)構(gòu)如圖4，指令寄存器采用一種移位/更新寄存器結(jié)構(gòu)。這種結(jié)構(gòu)在時(shí)鐘信號(hào)ClockIR的激勵(lì)下，以串行方式將指令從tdi逐位移入指令寄存器IR中，并從tdo 輸出；在更新信號(hào)UpdateIR 的激勵(lì)下，移位寄存器中的指令將裝入更新寄存器(指令鎖存器)中，指令鎖存器中的指令經(jīng)譯碼后，配合tms 信號(hào)產(chǎn)生控制邊界掃描電路的各種控制信號(hào)。

    旁路寄存器設(shè)計(jì)為一位寄存器，它提供了從tdi 到tdo 的一位通路，允許迅速地訪問PCB上的器件，將未選定的器件的邊界掃描鏈長度縮減為一位，從而大大簡(jiǎn)化了測(cè)試復(fù)雜度，提高了測(cè)試效率。
3 驗(yàn)證電路設(shè)計(jì)
    為檢測(cè)所設(shè)計(jì)的可測(cè)性結(jié)構(gòu)是否可行，在測(cè)試驗(yàn)證中將所設(shè)計(jì)可測(cè)性結(jié)構(gòu)進(jìn)行了硬件的實(shí)現(xiàn)，構(gòu)成了一個(gè)驗(yàn)證模塊DOT4MBST，并以此為主要構(gòu)成部件設(shè)計(jì)了驗(yàn)證模塊DEMO板。DOT4MBST中設(shè)計(jì)了2個(gè)模擬邊界掃描單元、4個(gè)數(shù)字邊界掃描單元，內(nèi)核電路數(shù)字部分為一個(gè)半加器，而模擬部分為一個(gè)射隨器，模塊邊界掃描鏈長度設(shè)置為16位。
     驗(yàn)證模塊DEMO板結(jié)構(gòu)如圖5所示，驗(yàn)證模塊DEMO板以驗(yàn)證模塊DOT4MBST為主組成，其中互連網(wǎng)絡(luò)中設(shè)置參數(shù)測(cè)試網(wǎng)絡(luò)如圖6所示，P11與U1的輸出模擬邊界掃描單元的模擬引腳連接，P21與U2的輸入模擬邊界掃描單元的模擬引腳連接；P12與U1的一個(gè)輸出DBM單元的數(shù)字引腳連接，P22與U2的一個(gè)輸入數(shù)字邊界掃描單元的數(shù)字引腳連接。通過開關(guān)設(shè)置，可以靈活配置U1、U2之間的參數(shù)元件網(wǎng)絡(luò)。

4 測(cè)試驗(yàn)證
    測(cè)試驗(yàn)證所用的測(cè)試系統(tǒng)是桂林電子科技大學(xué)CAT研究室開發(fā)的混合信號(hào)邊界掃描測(cè)試系統(tǒng)。該系統(tǒng)是一套兼容IEEE1149.1標(biāo)準(zhǔn)和IEEE1149.4標(biāo)準(zhǔn)的測(cè)試系統(tǒng)，是“十五”國防預(yù)研項(xiàng)目的研究成果之一，已經(jīng)通過專家鑒定和驗(yàn)收,它能對(duì)符合IEEE1149.1及IEEE1149.4標(biāo)準(zhǔn)的被測(cè)對(duì)象進(jìn)行各種邊界掃描測(cè)試[4-5]。
    硬件部分的功能主要是發(fā)出測(cè)試控制信號(hào)、施加測(cè)試激勵(lì)和處理測(cè)試響應(yīng)，由混合信號(hào)邊界掃描測(cè)試主控器、程控信號(hào)源、數(shù)據(jù)采集板和微機(jī)接口電路等模塊構(gòu)成，其結(jié)構(gòu)如圖7所示。

    測(cè)試系統(tǒng)硬件結(jié)構(gòu)的核心部分為測(cè)試主控器，采用RISC技術(shù)，用FPGA 實(shí)現(xiàn)，是整個(gè)測(cè)試系統(tǒng)的控制者，是整個(gè)測(cè)試系統(tǒng)基本框架設(shè)計(jì)的關(guān)鍵。其功能主要有兩方面：一方面是讀入測(cè)試程序存儲(chǔ)器中的測(cè)試主控器指令和測(cè)試激勵(lì)數(shù)據(jù)，根據(jù)主控器指令產(chǎn)生相應(yīng)的測(cè)試訪問口信號(hào)，即TCK、TMS、TRST、TDI，控制程控信號(hào)源產(chǎn)生模擬測(cè)試激勵(lì)給AT1、處理測(cè)試數(shù)字響應(yīng)TDO、讀取數(shù)據(jù)采集板采集的測(cè)試模擬響應(yīng)AT2 的數(shù)字?jǐn)?shù)據(jù)；另一方面是與測(cè)試存儲(chǔ)器、接口控制器、程控信號(hào)源、數(shù)據(jù)采集板和被測(cè)對(duì)象進(jìn)行通信，以獲得測(cè)試主控器指令和測(cè)試激勵(lì)數(shù)據(jù)、捕獲并存儲(chǔ)測(cè)試響應(yīng)等。
    程控信號(hào)源的功能是根據(jù)測(cè)試主控器送來的模擬激勵(lì)的幅度數(shù)據(jù)和頻率數(shù)據(jù)生成相應(yīng)的模擬測(cè)試激勵(lì)，經(jīng)AT1 腳送給被測(cè)對(duì)象。
    數(shù)據(jù)采集板的功能是將AT2 腳采集到的測(cè)試模擬響應(yīng)（包括幅度和相位）轉(zhuǎn)換成數(shù)字?jǐn)?shù)據(jù)送給測(cè)試主控器。由測(cè)試主控器將其讀取并存入到測(cè)試存儲(chǔ)器的響應(yīng)存儲(chǔ)器中。
    微機(jī)接口電路采用USB 技術(shù)，以CY7C68013 接口芯片為主構(gòu)建，支持測(cè)試指令及測(cè)試矢量的高速傳輸，實(shí)現(xiàn)了接口電路固件的自動(dòng)下載，使測(cè)試系統(tǒng)的使用更加方便快捷。
    軟件部分的主要功能是根據(jù)提供的電路連接信息文件、BSDL文件及網(wǎng)表文件生成測(cè)試矢量并進(jìn)行故障診斷?；旌闲盘?hào)邊界掃描測(cè)試系統(tǒng)的軟件體系結(jié)構(gòu)如圖8所示。

    驗(yàn)證中所作的測(cè)試主要為互連測(cè)試，在驗(yàn)證模塊DEMO板上，通過設(shè)置互連網(wǎng)絡(luò)，將一個(gè)DBM所對(duì)應(yīng)的管腳與一個(gè)ABM 所對(duì)應(yīng)的管腳分別設(shè)置為固定0和固定1故障。將下面的測(cè)試矢量加載到混合信號(hào)邊界掃描測(cè)試系統(tǒng)中并執(zhí)行EXTEST測(cè)試。
　　XXXXXXXXXXXXXXXX 1XXXXX01XXXXXXXX
　　XXXXXXXXXXXXXXXX 0XXXXX11XXXXXXXX
　　XXXXXXXXXXXXXXXX 0XXXXX01XXXXXXXX
　　XXXXXXXXXXXXXXXX 1XXXXX11XXXXXXXX
　　讀回的測(cè)試響應(yīng)為：
　　XX0XXXXXXX11XXXX XXXXXXXXXXXXXXXX
　　XX0XXXXXXX11XXXX XXXXXXXXXXXXXXXX
　　XX0XXXXXXX11XXXX XXXXXXXXXXXXXXXX
　　XX0XXXXXXX11XXXX XXXXXXXXXXXXXXXX
　　預(yù)期正確測(cè)試響應(yīng)為：
　　XX1XXXXXXX01XXXX XXXXXXXXXXXXXXXX
　　XX0XXXXXXX11XXXX XXXXXXXXXXXXXXXX
　　XX0XXXXXXX01XXXX XXXXXXXXXXXXXXXX
　　XX1XXXXXXX11XXXX XXXXXXXXXXXXXXXX
    矢量中“X”表示無關(guān)項(xiàng)，比較測(cè)試輸出與預(yù)期正確測(cè)試響應(yīng)，其中的斜體部分表示與預(yù)期正確響應(yīng)相反?？梢钥闯鯠BM與ABM對(duì)應(yīng)的管腳分別發(fā)生了固定0和固定1故障。
    由測(cè)試結(jié)果可知，測(cè)試系統(tǒng)能對(duì)驗(yàn)證DEMO板做互連測(cè)試，并能進(jìn)行故障識(shí)別及定位，這說明設(shè)計(jì)的可測(cè)性結(jié)構(gòu)符合IEEE1149.4標(biāo)準(zhǔn),并能應(yīng)用到實(shí)際的電路設(shè)計(jì)中,有效解決模擬電路測(cè)試問題。
參考文獻(xiàn)
[1] 陳光礻禹.. 可測(cè)性設(shè)計(jì)技術(shù)[M]. 北京:電子工業(yè)出版社,1997.
[2] IEEE Standard 1149.1-2001. IEEE Standard Test Access Port and Boundary Scan Architecture[S]. IEEE Standard Board,2001:1-2,16-20.
[3] IEEE Standard 1149.5. IEEE standard for Module Test and  Maintenance Bus(MTM-Bus) protocol[S]. IEEE Standard Board,199:1-4.
[4] 雷加,陳凱.數(shù)?；旌想娐坊ミB測(cè)試矢量自動(dòng)生成的實(shí)現(xiàn)[J].計(jì)算機(jī)測(cè)量與控制,2006,16(6):844-846.
[5] 雷加，陳壽宏.基于IEEE1149.4 標(biāo)準(zhǔn)的K節(jié)點(diǎn)故障診斷研究[J].計(jì)算機(jī)測(cè)量與控制,2006,14(9):1113-1114.