6 增加了亞微米MOS器件模型EKV2-6。EKV2-6是一種基于器件物理特性的模型，適用于采用亞微米工藝技術(shù)的低壓、小電流模擬電路和數(shù)/模混合電路的模擬分析。
二、 電路優(yōu)化設(shè)計
所謂電路優(yōu)化設(shè)計，是指在電路的性能已經(jīng)基本滿足設(shè)計功能和指標(biāo)的基礎(chǔ)上，為了使得電路的某些性能更為理想，在一定的約束條件下，對電路的某些參數(shù)進行調(diào)整，直到電路的性能達到要求為止。OrCAD/PSpice9軟件中采用Pspice Optimizer模塊對電路進行優(yōu)化設(shè)計，可以同時調(diào)整電路中8個元器件的參數(shù)，以滿足最多8個目標(biāo)參數(shù)和約束條件的要求。可以根據(jù)給定的模型和一組晶體管特性數(shù)據(jù)，優(yōu)化提取晶體管模型參數(shù)。
1 電路優(yōu)化基本條件
調(diào)用Pspice Optimizer模塊對電路進行優(yōu)化設(shè)計的基本條件如下：
電路已經(jīng)通過了Pspice的模擬，相當(dāng)于電路除了某些性能不夠理想外，已經(jīng)具備了所要求的基本功能，沒有其他大的問題。
電路中至少有一個元器件為可變的值，并且其值的變化與優(yōu)化設(shè)計的目標(biāo)性能有關(guān)。在優(yōu)化時，一定要將約束條件（如功耗）和目標(biāo)參數(shù)（如延遲時間）用節(jié)點電壓和支路電流信號表示。
存在一定的算法，使得優(yōu)化設(shè)計的性能能夠成為以電路中的某些參數(shù)為變量的函數(shù)，這樣Pspice才能夠通過對參數(shù)變化進行分析來達到衡量性能好壞的目的。
2 電路優(yōu)化設(shè)計步驟
調(diào)用Pspice Optimizer進行電路優(yōu)化設(shè)計，一般按以下4個步驟：
(1) 新建設(shè)計項目，完成電路原理圖設(shè)計。這一歩的關(guān)鍵是在電路中放置OPTPARAM符號，用于設(shè)置電路優(yōu)化設(shè)計過程中需要調(diào)整的元器件名稱及有關(guān)參數(shù)值；
(2) 根據(jù)待優(yōu)化的特性參數(shù)類別調(diào)用Pspice A/D進行電路模擬檢驗，確保電路設(shè)計能正常工作，基本滿足功能和特性要求；
(3) 調(diào)用Pspice Optimizer模塊，設(shè)置可調(diào)整的電路元器件參數(shù)、待優(yōu)化的目標(biāo)參數(shù)和約束條件等與優(yōu)化有關(guān)的參數(shù)。這一歩是優(yōu)化設(shè)計的關(guān)鍵。優(yōu)化參數(shù)設(shè)置是否合適將決定能否取得滿意的優(yōu)化結(jié)果；
(4) 啟動優(yōu)化迭代過程，輸出優(yōu)化結(jié)果。
電路優(yōu)化設(shè)計的過程框圖如圖1所示。
3 電路優(yōu)化設(shè)計實例
濾波器電路如圖2所示。優(yōu)化目標(biāo)要求中心頻率（Fc）為10Hz；3dB帶寬(BW)為1Hz，容差為10%；增益（G）為10，容差為10%。
濾波器電路共有三個可調(diào)電位器R gain、Rfc和Rbw，用來調(diào)整中心頻率、帶寬以及增益，且這種調(diào)整是相互影響的。三個可變電阻的阻值是由滑動觸點的位置SET確定的，顯然SET值的范圍為0～1，所以將三個電位器的位置參數(shù)分別設(shè)置為aG、aBW和aFc。
由于對濾波器的優(yōu)化設(shè)計是交流小信號分析，因此應(yīng)將分析類型"Analysis type"設(shè)置為"AC Sweep/Noise"；掃描類型"AC Sweep Type"設(shè)置為"Logarithmic";"Points/Decade"設(shè)置為100；起始頻率"Start"和終止頻率"End"分別設(shè)置為1Hz和100Hz。
為了進行優(yōu)化設(shè)計，在電路圖繪制好后，應(yīng)放置OPTPARAM符號并設(shè)置待優(yōu)化的元器件參數(shù)。本例中參數(shù)屬性設(shè)置值如表1所示。
設(shè)置好待調(diào)整的元器件參數(shù)以后，調(diào)用Pspice Optimizer模塊并在優(yōu)化窗口中設(shè)置增益（G）、中心頻率（Fc）和帶寬(BW)三個優(yōu)化指標(biāo)。并利用Pspice中提供的特征值函數(shù)定義這三個優(yōu)化指標(biāo)。
調(diào)用Pspice A/D進行模擬計算，在相應(yīng)窗口中顯示中心頻率的值為8.3222，帶寬為0.712187，增益為14.8106。顯然這與要求的設(shè)計指標(biāo)有差距，需要通過優(yōu)化設(shè)計達到目標(biāo)，具體設(shè)置見表2。
在優(yōu)化窗口中選擇執(zhí)行Tune/Auto/Start子命令，即可開始優(yōu)化過程。優(yōu)化結(jié)束后，優(yōu)化窗口中給出最終優(yōu)化結(jié)果如圖3所示。
系統(tǒng)共進行了三次迭代，自動調(diào)用了9次電路模擬程序。當(dāng)3個待調(diào)整的元器件參數(shù)分別取aG=0.476062；aFc=0.457928；aBW=0.702911時，可以使3個設(shè)計指標(biāo)達到G=10.3499，F(xiàn)c=9.98953，BW=1.00777。
可見，對電路進行優(yōu)化設(shè)計后，電路指標(biāo)均能滿足設(shè)計要求。另外，完成優(yōu)化設(shè)計后，還可以從不同角度顯示和分析優(yōu)化結(jié)果。
三. 結(jié)束語
需要強調(diào)的是，Pspice Optimizer的自動化設(shè)計程度也是相對的，如果所設(shè)計的電路距離它的基本功能還相差甚遠的話，用Pspice Optimizer來進行優(yōu)化設(shè)計是很難達到理想效果的。同時它不能創(chuàng)建電路，不能對電路中的敏感元素進行優(yōu)化設(shè)計。
從上面的例子可以看出，當(dāng)電路的功能已經(jīng)大致完成，但仍需要對一些指標(biāo)進行優(yōu)化，這時調(diào)用Pspice Optimizer來完成這一優(yōu)化過程是相當(dāng)方便的。如果用戶能夠觀察出具體是什么因素影響了電路的某項性能，從而知道調(diào)節(jié)哪些參數(shù)可使該性能更加理想；那么，應(yīng)用Pspice Optimizer對該電路進行調(diào)整也是完全合適的。