將DDS和PLL技術(shù)結(jié)合起來(lái)，采用DDS直接激勵(lì)PLL的混合頻率合成方案完成了X波段微波變頻信號(hào)源的設(shè)計(jì)，一定程度上解決了頻率分辨率、頻率轉(zhuǎn)換速度和相位噪聲的問(wèn)題，并完成了實(shí)機(jī)研制、系統(tǒng)聯(lián)調(diào)試驗(yàn)和測(cè)試。結(jié)果表明，輸出信號(hào)的頻譜和相噪特性良好，達(dá)到了預(yù)期的要求。
關(guān)鍵詞：頻率合成；直接數(shù)字頻率合成；鎖相環(huán)；相位噪聲

0 引言
    在雷達(dá)型制導(dǎo)導(dǎo)彈的研制和生產(chǎn)過(guò)程中，對(duì)微波接收機(jī)的性能指標(biāo)進(jìn)行調(diào)試和檢測(cè)是一個(gè)重要環(huán)節(jié)。為了實(shí)現(xiàn)某型雷達(dá)制導(dǎo)導(dǎo)彈微波接收機(jī)的自動(dòng)測(cè)試，需要一種專(zhuān)用測(cè)試系統(tǒng)。X波段微波變頻源是該系統(tǒng)的重要組成部分，是決定測(cè)試系統(tǒng)性能的關(guān)鍵設(shè)備之一。該頻率源要能夠提供相干的信號(hào)源、本振源和鏡頻源，用來(lái)模擬空中目標(biāo)回波信號(hào)，為雷達(dá)導(dǎo)引頭中微波接收機(jī)的技術(shù)指標(biāo)測(cè)試以及性能研制提供必要條件。
    隨著現(xiàn)代電子技術(shù)的迅猛發(fā)展，低相位噪聲、高頻譜純度、高捷變速率和高頻率分辨率的頻率合成器已經(jīng)成為頻率合成技術(shù)發(fā)展的主要趨勢(shì)，直接數(shù)字頻率合成(DDS)和鎖相環(huán)頻率合成(PLL)技術(shù)已成為頻率合成技術(shù)發(fā)展的主流方向。本文提出一種以DDS激勵(lì)PLL方式實(shí)現(xiàn)X波段微波變頻源的方案，具有高度的集成性，降低了硬件的復(fù)雜程度，提高了系統(tǒng)的整機(jī)性能，滿足了測(cè)試系統(tǒng)的需求。

1 功能和設(shè)計(jì)要求
1．1 微波源的主要功能
    X波段專(zhuān)用微波源主要模擬空中目標(biāo)回波信號(hào)即探測(cè)信號(hào)、鏡頻信號(hào)和導(dǎo)彈發(fā)射機(jī)本振信號(hào)，能夠在控制計(jì)算機(jī)的控制下，在1 GHz通帶內(nèi)選擇201個(gè)點(diǎn)頻進(jìn)行變頻，微波信號(hào)源在測(cè)試系統(tǒng)中的構(gòu)成見(jiàn)圖1。

1．2 輸出信號(hào)要求
    微波信號(hào)源提供X波段主通道微波前端組件測(cè)試所需的相干本振信號(hào)、探測(cè)信號(hào)、鏡頻信號(hào)，每種信號(hào)在300 MHz通帶內(nèi)頻率可變，具體指標(biāo)：
    頻率及帶寬相關(guān)參數(shù)：
    (1)信號(hào)FS1：f0-fI±150 MHz；
    (2)本振fL：f0±150 MHz；
    (3)鏡頻FS2：f0+fI±150 MHz；
    (4)中頻fI：(28±0．5)MHz；
    (5)信號(hào)源、本振源、鏡頻源頻率準(zhǔn)確度：≤±5 MHz；
    (6)信號(hào)源、本振源、鏡頻源頻率漂移：≤±5 MHz／4h；
    相位噪聲：≤-80 dBc／Hz／10 kHz；
    雜波抑制：≤-60dB／(300 MHz帶寬內(nèi))；
    輸出功率：18～22 dBm。

2 設(shè)計(jì)思路和具體方案
    頻率合成的實(shí)現(xiàn)方法主要有3種，即直接頻率合成(DFS)、鎖相環(huán)頻率合成(PLL)和直接數(shù)字頻率合成(DDS)。其中，DFS技術(shù)以其結(jié)構(gòu)復(fù)雜，成本高，體積大，而很少使用。DDS具備頻率分辨率高，可編程控制特性，并且頻率切換速度快，相位噪聲低，但是由于其全數(shù)字結(jié)構(gòu)，輸出頻譜質(zhì)量差，輸出頻率也較低。PLL具有輸出頻率高，寄生噪聲和雜波低的特點(diǎn)，但是其頻率切換速度慢，而且頻率分辨率低。為了克服兩者的缺點(diǎn)，人們將兩種技術(shù)結(jié)合起來(lái)，提出多種DDS和PLL相結(jié)合的混合頻率合成方案。其中，DDS直接激勵(lì)PLL方案是最基本的混合頻率合成方案，其結(jié)構(gòu)簡(jiǎn)單，容易實(shí)現(xiàn)。所以X波段微波信號(hào)源采用了DDS+PLL混合式頻率合成方案。
    該方案的工作模式是把DDS的輸出頻率作為PLL的參考頻率，通過(guò)控制改變DDS的頻率控制字或PLL中可編程分頻器的分頻比，達(dá)到系統(tǒng)跳頻的目的。它利用高的鑒相頻率提高PLL的頻率切換速度，并且利用DDS的高頻分辨率來(lái)保證頻率間隔，同時(shí)PLL的帶通作用可以很好地抑制DDS輸出頻譜中的部分雜散，實(shí)現(xiàn)了DDS和PLL的優(yōu)勢(shì)互補(bǔ)。

X波段微波信號(hào)源包括通信控制單元、中頻信號(hào)電路、X波段變頻源、頻率合成單元、供電電源等，微波信號(hào)源通過(guò)RS 232與工控機(jī)通信，信號(hào)點(diǎn)頻既能手動(dòng)選擇，也能自動(dòng)控制。X波段微波信號(hào)源原理如圖2所示。

2．1 通信控制單元
    通信控制單元采用現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)編程實(shí)現(xiàn)。FPGA具有集成度高，數(shù)據(jù)處理速度快，系統(tǒng)結(jié)構(gòu)設(shè)計(jì)靈活等特點(diǎn)，可以根據(jù)需要通過(guò)布局布線工具對(duì)其內(nèi)部進(jìn)行編程，將電路集成在一個(gè)芯片上，在最短的時(shí)間內(nèi)設(shè)計(jì)出專(zhuān)用系統(tǒng)。
    FPGA通過(guò)RS 232與上位機(jī)通信，通信接口采用MAX 232實(shí)現(xiàn)電平轉(zhuǎn)換，在數(shù)據(jù)接收端將±10 V電平信號(hào)轉(zhuǎn)換為FPGA兼容的TTL電平，在數(shù)據(jù)發(fā)送端將TTL電平轉(zhuǎn)換為±10 V電平信號(hào)，滿足標(biāo)準(zhǔn)RS 232接口的電平要求。
2．2 中頻信號(hào)電路
    中頻信號(hào)電路采用數(shù)字鎖相環(huán)實(shí)現(xiàn)，100 MHz晶振經(jīng)過(guò)FPGA分頻電路生成4 MHz的基準(zhǔn)頻率作為PLL1的參考頻率fPD1，鎖相環(huán)PLL1的分頻比N=7，輸出信號(hào)濾波后產(chǎn)生項(xiàng)目要求的28 MHz中頻。中頻信號(hào)電路原理如圖3所示。

2．3 X波段變頻源
    X波段變頻源采用DDS驅(qū)動(dòng)PLL結(jié)構(gòu)的寬帶頻率源設(shè)計(jì)，電路原理如圖4所示。

    DDS選用AD9854芯片，內(nèi)置48位相位累加器，并且具有兩個(gè)內(nèi)部的高速高性能D／A轉(zhuǎn)換器，通過(guò)對(duì)外部參考時(shí)鐘倍頻，其內(nèi)部時(shí)鐘可達(dá)到300 MHz，可以很方便地產(chǎn)生低頻的參考信號(hào)，并且具有較好的動(dòng)態(tài)性能。
    DDS的各種讀／寫(xiě)及控制信號(hào)由FPGA提供，為了使DDS和FPGA之間的系統(tǒng)時(shí)鐘同步，它們的外部參考時(shí)鐘fref由同一個(gè)100 MHz的溫補(bǔ)晶振提供。DDS輸出的信號(hào)頻率fDDS由FPGA寫(xiě)入的頻率控制字控制，鎖相環(huán)PLL的參考信號(hào)由DDS的輸出信號(hào)驅(qū)動(dòng)，VCO的輸出頻率由PLL芯片的電荷泵CP輸出端控制，通過(guò)對(duì)VCO輸出的信號(hào)進(jìn)行倍頻得到X波段f0輸出信號(hào)。
    PLL模塊選用ADF4106寬帶數(shù)字鎖相環(huán)芯片，ADF4106由低噪聲鑒頻鑒相器、高精度電荷泵、可編程參考時(shí)鐘分頻器、可編程雙模預(yù)分頻器構(gòu)成，其帶寬可以達(dá)到6 GHz，具有較短的頻率建立時(shí)間和較低的相位噪聲，選擇低相位噪聲的數(shù)字鎖相環(huán)有助于保證整機(jī)的低相噪性能。
    采用的PLL芯片具有一個(gè)雙模預(yù)置分頻器，可產(chǎn)生大分頻比，這就使頻率綜合器在輸出較高頻率信號(hào)的同時(shí)仍保持較高的頻率分辨率。
    VCO輸出信號(hào)的頻率和DDS輸出信號(hào)的頻率間的關(guān)系為：

    從式(3)可以看出，采用DDS模塊后的輸出信號(hào)具有比傳統(tǒng)結(jié)構(gòu)更高的頻率分辨率。
    環(huán)路濾波器選用AD820運(yùn)算放大器進(jìn)行環(huán)路濾波器的設(shè)計(jì)與實(shí)現(xiàn)，使用ADISimPLL軟件計(jì)算環(huán)路濾波器各元器件的參數(shù)。

2．4 頻率合成單元
    X波段變頻源輸出的f0信號(hào)分為3路，一路經(jīng)濾波、功率放大后生成本振信號(hào)輸出，另外兩路與PLL1鎖相器輸出的28 MHz中頻信號(hào)混頻，上變頻輸出經(jīng)濾波、功率放大后生成鏡頻信號(hào)，下變頻輸出經(jīng)濾波、功率放大后生成探測(cè)信號(hào)。頻率合成單元的X波段功分器、混頻器、功率放大器等均采用成熟技術(shù)，確保系統(tǒng)穩(wěn)定可靠地工作，本振、鏡頻、探測(cè)3路輸出設(shè)計(jì)為3個(gè)獨(dú)立的支路，減小信號(hào)之間的串?dāng)_，采取良好的屏蔽、接地和濾波等措施，以實(shí)現(xiàn)高頻譜純度源信號(hào)。本振、鏡頻、探測(cè)信號(hào)的頻率穩(wěn)定度和頻率準(zhǔn)確度取決于參考晶振，優(yōu)于技術(shù)指標(biāo)的要求。頻率合成電路原理如圖5所示。

2．5 點(diǎn)頻選擇
    微波源頻段落在X波段內(nèi)，提供主通道微波前端組件測(cè)試所需的相干本振信號(hào)、探測(cè)信號(hào)、鏡頻信號(hào)，每種信號(hào)在1 GHz通帶內(nèi)有201個(gè)點(diǎn)頻可供選擇。所有測(cè)試頻點(diǎn)參數(shù)均由工控機(jī)轉(zhuǎn)換為DDS頻率控制字通過(guò)RS 232下載到FPGA，并存儲(chǔ)在FPGA片內(nèi)RAM的對(duì)應(yīng)地址單元，根據(jù)選定的點(diǎn)頻，F(xiàn)PGA讀取對(duì)應(yīng)的代碼，控制DDS輸出對(duì)應(yīng)頻率的信號(hào)。信號(hào)點(diǎn)頻既能手動(dòng)選擇，也能自動(dòng)控制。

3 測(cè)試結(jié)果和分析
    根據(jù)前面介紹的方案，最終實(shí)現(xiàn)了該X波段變頻源，圖6，圖7為該變頻源的外觀圖。

    為了測(cè)試變頻源輸出頻譜的質(zhì)量，使用E4440A頻譜分析儀測(cè)試其輸出頻譜和相位噪聲，頻譜和相位噪聲測(cè)試曲線如圖8，圖9所示，主要測(cè)試指標(biāo)如下：相位噪聲為-86．87 dBc／Hz／10 kHz；雜波抑制小于等于65 dB／(300 MHz帶寬內(nèi))；輸出功率為19．05dBm。

    測(cè)試結(jié)果表明，該變頻源輸出頻譜質(zhì)量?jī)?yōu)異，完全能滿足研制要求的需要。

4 結(jié)語(yǔ)
    采用本文提出的方案研制出的X波段變頻源，體積小，成本低，可靠性高，實(shí)現(xiàn)了系統(tǒng)信號(hào)的全相參和變頻要求，同時(shí)輸出信號(hào)具有低相位噪聲、高頻譜純度、高捷變速率的特點(diǎn)，滿足了測(cè)試系統(tǒng)的需求。