HDLC協(xié)議控制器IP核的設(shè)計與實現(xiàn)
王雅榮，鮑民權(quán)，邱智亮
摘要： 介紹了HDLC協(xié)議控制器的IP核方案及實現(xiàn)方法，分別對發(fā)送和接收模塊進(jìn)行了分析，給出了仿真波形圖。該設(shè)計采用Verilog HDL語言進(jìn)行描述，用ModelSim SE 6.0進(jìn)行了功能仿真。
Abstract：
Key words :
摘 要： 介紹了HDLC協(xié)議" title="HDLC協(xié)議">HDLC協(xié)議控制器的IP核" title="IP核">IP核方案及實現(xiàn)方法，分別對發(fā)送和接收模塊進(jìn)行了分析，給出了仿真波形圖。該設(shè)計采用Verilog HDL語言" title="Verilog HDL語言">Verilog HDL語言進(jìn)行描述，用ModelSim SE 6.0進(jìn)行了功能仿真。
關(guān)鍵詞： HDLC協(xié)議 IP核 Verilog HDL語言
HDLC協(xié)議控制器IP核的設(shè)計與實現(xiàn).pdf
此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。